济南大学EDA大作业.docVIP

电子设计自动化 大作业 题 目 加法器和减法器 学 院 自动化与电气工程学院 班 级 电传1102班 姓 名 刘长颖 学 号 20110321122 目 录 一 设计要求 4 二 总体设计 5 2.1 总体结构图 5 2.1.1外部端口示意图 5 2.1.2总体结构图 5 2.2 各模块功能 5 2.2.1 运算控制 5 2.2.2 进位指示 5 2.2.3 运算数据输入 6 2.2.4 运算结果显示 6 2.2.5 运算控制 6 三 单元模块设计 7 3.1运算控制 7 3.1.1端口定义 7 3.1.2 verilog运算控制模块程序 7 3.1.3 运算控制框图 7 3.1.4 运算控制模块仿真结果 8 3.2进位指示 8 3.2.1端口定义 8 3.2.2 verilog进位指示模块程序 8 3.2.3 进位指示框图 9 3.2.4 进位指示模块仿真结果 9 3.3预置数据输入 9 3.3.1端口定义 9 3.3.2 verilog预置数据输入模块程序 9 3.3.3 预置数据输入框图 10 3.3.4 运算数据输入模块仿真结果 10 3.4运算结果显示 11 3.4.1端口定义 11 3.4.2 verilog运算控制模块程序 11 3.4.3 运算结果显示框图 11 3.4.3 运算结果显示模块仿真结果 12 3.5运算 12 3.5.1 端口定义 12 3.5.2 运算模块程序 12 3.5.3 运算框图 13 3.5.4 运算仿真结果 13 四 整体组装 14 4.1 总框图 14 一 设计要求 构造一个四位二进制加法器和一个四位二进制减法器，完成各自的功能仿真。 利用四个按键输入四位加数(或减数)和被加数(或被减数)。 用七段数码管显示四位和(或差)，用一只发光二极管指示进位(或借位)信号。 利用个开关控制，确定是四位二进制加法器还是一个四位二进制减法器。 二 总体设计 2.1 总体结构图 2.1.1外部端口示意图 图1 外部端口示意图 2.1.2总体结构图 总体结构分为运算控制、运算数据输入、进位指示、运算、运算结果显示这五个部分。各个部分的关系如图2总体结构图所示。 图2 总体结构图 2.2 各模块功能 2.2.1 运算控制 使用按键控制值所涉及的电路是进行加法运算还是减法运算。 2.2.2 进位指示 当进行加法运算时，如果运算结果有进位，则指示灯亮，否则指示灯亮。 2.2.3 运算数据输入 通过一个按键的控制控制所输入的数据时正对加法运算还是减法运算。 2.2.4 运算结果显示 将当前运算（加法或者减法）结果显示在数码管上。 2.2.5 运算控制 对运算规则进行控制，对当前的运算是加法运算和还是减法运算。 三 单元模块设计 3.1运算控制 3.1.1端口定义 module COTUROL(clk,key,shezhi); clk为输入的系统时钟信号，key为输入运算法则的显示信号，shezhi为输出的结构标志信号。 3.1.2 verilog运算控制模块程序 module COTUROL(clk,key,shezhi); input clk; output shezhi; input key; reg shezhi_r; always@(key) begin if(key == 1) //控制进行加法运算还是减法运算 shezhi_r = 1; else shezhi_r = 0; end assign shezhi=shezhi_r; endmodule 3.1.3 运算控制框图 图3 运算控制框图 3.1.4 运算控制模块仿真结果 图4 运算控制仿真图 3.2进位指示 3.2.1端口定义 module JINWEI(c_tmp,led,clk,shezhi);clk为输入的系统时钟信号，c_temp为输入的运算结果参数,led为运算结果的进位指示信号，shezhi为运算判断信号的输出端口。 3.2.2 verilog进位指示模块程序 module JINWEI(c_tmp,led,clk,shezhi); input clk; output led; //进位指示 input shezhi; input[4:0] c_tmp; reg led_r; always@(posedge clk) begin if(shezh