第13章同步系统.pptVIP

第十三章 同步原理 7.3 群同步技术 群同步的任务就是在位同步信息的基础上，识别出数字信息群的起止时刻，或者说给出每个群的 “开头”和“末尾”时刻。 为了实现群同步，可在数字信息流中插入一些特殊码字作为每个群的头尾标记。 实现方法：连贯式插入法和间隔式插入法。 二、直接法 这一类方法是发送端不专门发送导频信号，而直接从接收的数字信号中提取位同步信号。这种方法在数字通信中得到了最广泛的应用。  直接提取位同步的方法又分滤波法和锁相环法。 1. 滤波法 原理：不归零的随机二进制序列不含fb 1/Tb的位同步信号分量，不能直接从其中滤出位同步信号。但是，若对该信号进行某种变换，例如，变成归零的单极性脉冲，其频谱中含有fb 1/Tb的分量，然后用窄带滤波器取出该分量，再经移相调整后就可形成所需的位同步脉冲。 上图中的波形变换可有多种方法实现，主要有以下两种： 微分整流法； 包络检波法； 微分整流法框图及波形 带限信号包络检波法框图及波形 频带受限的2PSK信号在相邻码元相位反转点处形成幅度的“陷落” 含有位同步信号分量 2. 锁相环法 原理：在接收端利用鉴相器比较接收码元和本地产生的位同步信号的相位，若两者相位不一致（超前或滞后），鉴相器就产生误差信号去调整位同步信号的相位，直至获得准确的位同步信号为止。  锁相环法通常分两类：  模拟锁相环法：环路中的误差信号连续地调整位同步信号的相位； 数字锁相环法：环路中的误差信号对位同步信号的相位调整不是连续的， 而是存在一个最小的调整单位，也就是说对位同步信号相位进行量化调整，故这种位同步环又称为量化同步器。  数字锁相环法可用全数字电路实现，应用范围广，因此本节只讲数字锁相环法。  它由信号钟、控制器、分频器和相位比较器等组成。 信号钟：包括一个高稳定度的晶振和整形电路。若接收码元的速率为F 1/T，那么振荡器频率设定在nF，经整形电路之后，输出周期性脉冲序列，其周期T0 1/ nF T/n。 控制器：包括图中的扣除门（常开）、附加门（常闭）和或门， 它根据相位比较器输出的控制脉冲（“超前脉冲”或“滞后脉冲”）对信号钟输出的序列实施扣除（或添加）脉冲。 分频器：是一个计数器，每当控制器输出n个脉冲时，它就输出一个脉冲。 相位比较器：将接收脉冲序列与位同步信号进行相位比较，以判别位同步信号究竟是超前还是滞后，若超前就输出超前脉冲，若滞后就输出滞后脉冲。 由晶振产生的信号，经整形后得到周期为T0和相位差T0/2的两个脉冲序列 a 和 b 脉冲序列 a 通过常开门、或门并经n次分频后输出本地位同步信号 c 若 c 相位超前于接收码元，则相位比较器输出一个超前脉冲加到常开门（扣除门）的禁止端将其关闭，扣除一个 a 路脉冲 图 d ，使分频器输出脉冲的相位滞后1/n周期（即2π/n） 若 c 相位滞后于接收码元脉冲，则相位比较器输出一个滞后脉冲去打开常闭门，使 b 中的一个脉冲能通过，由于 a 和 b 相差半个周期，所以 b 中的一个脉冲能插到 a 中 图 f ，使分频器输入端附加了一个脉冲，于是分频器的输出相位就提前1/n周期 三、位同步系统的性能 本章只讨论数字锁相环法位同步系统的性能。  1. 相位误差θe 对于数字锁相法提取位同步信号而言，相位误差主要是由于位同步脉冲的相位在跳变地调整所引起的。每调整一步，相位改变2π/n （对应时间T/n），n是分频器的分频次数，故最大的相位误差为：  2. 同步建立时间ts 同步建立时间是指开机或失去同步后重新建立同步所需的最长时间。由前面分析可知，当位同步脉冲相位与接收基准相位差π（对应时间T/2）时，调整时间最长。这时所需的最大调整次数为： 由于接收码元是随机的，对二进制码而言，可近似认为相邻两个码元（01、 10、 11、 00）中有或无过零点的情况各占一半，而数字锁相法位同步系统是从数据过零点中提取作相位比较用的基准脉冲的，因此平均来说，每两个脉冲周期（2T）可能有一次调整，所以同步建立时间为： 3. 同步保持时间tc 当同步建立后，一旦输入信号中断，或出现长连“0”、连“1”码时，锁相环就失去调整作用。由于收发双方位定时脉冲的固有重复频率之间总存在频差ΔF，收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移量达到某一准许的最大值，就算失去同步了。由同步到失步所需要的时间，称为同步保持时间。 设收发两端固有的码元周期分别为T1 1/F1和T2 1/F2， 则每个周期的平均时间差为: 式中，F0为收发两端固有码元重复频率的几何平均值，即： ① 说明连“0”多时，要求系统的同步保持时间要足够长，否则很容易失步 ①式可变为: 即: 其中 上式表明：当ΔF≠0时，每经过T0时间，