数字逻辑设计及应用复习题案例.docVIP

一、填空题 每空1分，共20分 1、请完成如下的进制转换：22.7510 10110.11 2 26.6 8 16.C 16； 2、F6.A16 246.625 10 0010 0100 0110.0110 0010 0101 8421BCD 0101 0111 1001.1001 0101 1000 余3码 3、-9910的8位（包括符号位）二进制原码是，8位二进制反码是 ，8位二进制补码是 ； 4、请问逻辑F A/B+ CD /+BE/的反函数F/ ； 解： 5、F A,B,C Σm（2,4,6） ПM 0,1,3,4,7 ； 6、请问图1-6所完成的逻辑是Y A⊕B ； 解：通过真值表可以可到该逻辑： A B F 0 0 0 0 1 1 1 0 1 1 1 0 7、74148器件是一个3-8编码器，它采用的编码方式是 优先编码 或 数大优先编码 ； 8、74283器件是一个4位全加器，它的内部逻辑电路与串行加法器不同，采用的是 超前进位 或 先行进位 方法来实现全加逻辑。 9、如果一个与或逻辑电路的函数式为：，该逻辑存在静态冒险，现通过添加冗余项的方式来消除该冒险，则该冗余项为 （A/+C） ； 10、请写出JK触发器的特性方程： JQ/+K/Q ； 11、请写出T触发器的特性方程： T⊕Q 或者TQ/+T/Q ； 12、请写出D触发器的特性方程： D ； 13、请写出SR触发器的特性方程： S+R/Q ； 14、如果某组合逻辑的输入信号的个数为55个，则需要 6 位的输入编码来实现该逻辑。 解：采用的公式应该是log255，向上取整 二、选择题（每题1分，共10分） 1、下面有关带符号的二进制运算，描述正确的是，其中X是被加数，Y是加数，S为和： ①. [X]原码+[Y]原码 [S]原码 ②. [X]补码+[Y]补码 [S]补码 ③. [X]反码+[Y]反码 [S]反码 ④. [X]原码+[Y]原码 [S]补码 2、逻辑函数式AC+ABCD+ACD/+A/C ①. AC ②. C ③. A ④. ABCD 3、请问F A⊕B的对偶式 ①. A+B ②. A⊙B ③. AB ④. AB/+A/B 4、已知门电路的电平参数如下：请问其高电平的噪声容限为： ①.2.2V ②.1.2V ③.0.7V ④.0.3V 5、下面描述方法，对于一个组合逻辑而言，具备唯一性的是： ①.逻辑函数式 ②.真值表 ③.卡诺图 ④.逻辑电路图 6、下面电路中，属于时序逻辑电路的是： ①.移位寄存器 ②.多人表决电路 ③.比较器 ④.码制变换器 7、一个D触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同： ①. JK触发器 ②. SR触发器 ③. D触发器 ④. T触发器 8、n位环形计数器，其计数循环圈中的状态个（模）数为： ①.n个 ②.2n个 ③.2n个 ④.2n-1个 9、n位扭环计数器，其计数循环圈中的状态个（模）数为： ①.n个 ②.2n个 ③.2n个 ④.2n-1个 10、用555时基电路外接定时阻容元件构成单稳态触发器，当增大阻容元件的数值时，将使： ①.输出脉冲的幅度增加 ②.输出脉冲宽度增加 ③.输出脉冲重复频率提高 ④.以上说法都不对 三、判断题（每题1分，共10分） 1、CMOS集成逻辑OD门，可以用以线与操作；（√ ） 2、三态门的附加控制端输入无效时，其输出也无效；（ Х ） 3、三态门的三个状态分别为高电平、低电平和高阻态；（√ ） 4、施密特触发输入的门电路，当输入从高电平变换到低电平，和从低电平变换到高电平，它的输出变化轨迹相同；（ Х ） 5、组合逻辑和时序逻辑的区别主要在于前者与时间无关，而后者时间的因素必须考虑进去；（ √ ） 6、一个逻辑的函数式并不唯一，但是最简的与或表达式是唯一的；（Х ） 7、模拟信号是连续的，而数字信号是离散的；（√ ） 8、当两个组合逻辑的真值表相同是，则表明这两个逻辑是相等的；（ √ ） 9、对于一个优先编码器而言，当输入多个有效时，其输出很难讨论；（Х ） 10、串行加法器比超前进位加法器速度更快，且电路更为简单；（ Х） 四、卡诺图化简（8分） 请将逻辑F（A,B,C,D） m 0, 2, 3, 5, 7, 8, 10, 11, 13 化成最简与或式； 或者 五、组合逻辑分析，要求如下：（8分） 该逻辑电路图如图5所示，具体要求如下： 写出逻辑S和CO的逻辑函数式 画出将该逻辑的真值表 3、真值表 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1