Modelsim仿真方法总结.docVIP

Modelsim 仿真方法总结 Modeling 仿真工具是Model公司开发的。它支持Verilog、VHDLModelsim仿真主要分为前仿真和后仿真。下面来具体介绍modelsim的仿真方法，涉及quartus-modelsim联合（使用）仿真的差异会特别提示。 前仿真与后仿真说明 1.1 前仿真 前仿真也称为功能仿真、行为仿真。旨在验证电路的功能是否符合设计要求，其特点是不考虑延迟（包括门延迟与线延迟），主要验证电路与理想情况是否一致。前仿真需要用到RTL级代码 由源代码经过综合后产生）与Testbench。 1.2）后仿真 后仿真也称为时序仿真或者布局布线仿真。是指在电路已经映射到特定的工艺环境以后，综合考虑门延迟与线延迟的影响，验证电路在一定的时序条件下是否存在时序违规以及能否满足设计构想的过程。需要用到的文件是——从布局布线结果中抽象出来的门级网表、testbench和后缀名为sdo或者sdf的标准时延文件。 注：扩展名为sdo和sdf的标准时延文件包含门延迟与实际布线延迟，能较好的反应芯片的实际工作情况。 二）modelsim仿真主要有以下几个步骤： （1）建立库并映射库到物理目录； （2）编译源代码（包括Testbench ； （3）执行仿真； 解释： ①库：modelsim中有两类仿真库。一种是工作库，默认名为work;另一种是资源库。Work库中存放当前工程下所有已经编译过的文件，所以编译前一定要建立一个work库。资源库存放work库中已经编译文件所要调用的资源，这样的资源可能有很多，它们被存放在不同的资源库内。（例如要想对综合在cyclone芯片中的设计做后仿真，就需要有一个名为cyclone_ver的资源库。） 映射库用于将已经预编译好的文件所在目录映射为一个modelsim可识别的库。（此即是为仿真库建立一个逻辑映像的行为过程，后面会提到，在modelsim中新建库时，create a new library and a logical mapping to it或a map to an existing libraryd的提示 上述三个步骤是大的框架，前仿真和后仿真均是按照这个框架进行的，建立modelsim工程对前后仿真来说都不是必须的。下面分别介绍每一步的操作。 2.1）建立库 在执行一个仿真前先建立一个单独的文件夹，将操作对象文件放在该文件夹下面。然后启动modelsim软件将modelsim当前路径改动到此文件下。修改方法是File＞Change Directory。 注意：上面说的是独立运行modelsim仿真的情况。当采用quartus联合modelsim仿真时，在quartus里面设置第三方EDA仿真工具后，编译成功会自动在quartus工程目录下面创建一个simulation\modelsim的文件夹，此文件夹等同于独立运行moddelsim仿真时最先建立的文件夹。另quartus联合modelsim仿真，modelsim默认路径即为其自动创建文件夹simulation\modelsim下，不必人为更改。 启动modelsim后，建立仿真库。点击file new library,出现对话框，选择a new library and a logical mapping to it 已默认），在library name 中输入要创建库的名称。 总结步骤为：启动modelsim-- 点击file-- chang directory 如需更改路径的话）；再file-- new-- （project）-- library，进行相关设置。即可。 2.2）编写源代码及testbench; 在编写目标测试文件 testbench 之前，我们先写完目标文件（既可在quartus中编写，也可以在modelsim中编写），把它编译进工作库。（当然此步也可以等到和测试文件写完以后一起编译）。源代码的编写就不用介绍了，下面介绍编写testbench的两种方法。 A 可以在modelsim内直接编写测试文件，而且modelsim提供各种testbench模板，我们只需更改其中小部分即可。在modelsim中执行File＞New＞Source＞Library或者直接点新建文件，会出现一个verilog（或VHDL 文本编辑页面，编辑测试文件即可。另modelsim中提供各种测试文件模板，直接拿过来用会减少工作量。在verilog文本编辑页面空白处右键点击Show Language Templates,然后会出现一个加载工程，接着在刚才文本编辑窗口左边出现一个Language Templates窗口，双击Creat Testbench会出现一个创建向导，选择Specify Design Unit工作库下，w