lecture4-组合逻辑电路 数电课件 3.pptVIP

第四章 组合逻辑电路;4.1 组合逻辑电路分析 4.2 组合逻辑电路设计 4.3 组合逻辑电路的冒险现象;指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。 ;组合电路的描述方法：逻辑表达式、真值表、卡诺图和逻辑图等。 ;4.1 组合逻辑电路分析;组合逻辑电路的分析方法;解 ：(1) 根据逻辑图写输出逻辑表达式并化简;例2 分析并说明该电路逻辑功能;例3 分析并说明该电路逻辑功能;半加器 ;全加器;多位加法器 ;串行进位加法器举例;超前进位加法器举例：CT74LS283;编码 ;I0~I7是8个输入信号，输出是3位二进制代码Y2Y1Y0。因此，又称为8线－3线编码器。;在上述二进制编码器中，如果多个输入端同时为1，其输出是混乱的。因此，在数字系统中常要求当编码器同时有多个输入为有效时，输出不但有意义，且应按事先编排好的优先顺序输出，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。; 输 入;从输入分析：;8线－3线优先编码器(74LS148)扩展成16线－4线优先编码器;译码是编码的逆过程。 ;将输入二进制代码译成相应输出信号的电路。 ;CT74LS138;0;CT74LS138(1);CT74LS138 组成的 4 线 – 16 线译码器工作原理 ;将 BCD 码的十组代码译成 0 ~ 9 十个对应输出信号的电路，又称 4 线 – 10 线译码器。;1;Y;1. 七段半导体数码显示器(LED) ;主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。 ;即液态晶体 ; 七段显示译码器;Digital Comparator，又称数字比较器。用于比较两个数的大小。;可利用 1 位数值比较器构成;扩展：将两片CC14585 接成8位数值比较器;D0;数据分配器: 根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。; 8 选 1 数据选择器 CT74LS151 ;CT74LS151;因为若A2A1A0=000，则; 双 4 选 1 数据选择器 CC14539 ;1; CC14539 数据选择器输出函数式;4.2 组合逻辑电路设计;设计思路：;[例] 设计一个A、B、C三人表决电路。当表决某个提案时， 多数人同意，则提案通过，但A具有否决权。用与非门实现。;(3)根据输出逻辑式画逻辑图;例：设计一个三人表决器，体现多数人的意见，通过为高电平，否则为低电平。;;例：设计一个三位自然二进制码转换为循环码的码转换器。;3）逻辑图;4.2.2 采用中规模集成器件实现组合逻辑函数;1. 用具有n个地址输入端的数据选择器实现n变量逻辑函数;[例] 试用数据选择器实现函数 F= AB + AC + BC 。;(5)画连线图;(1)选择数据选择器;2. 用具有n个地址输入端的数据选择器实现m变量逻辑函数(mn);数据选择器的扩展;(2) 降维图法;例：用8选1数据选择器实现F(A,B,C,D)=∑m(1,5,6,7,11,12,13,14);说明: 数据选择器仅对实现单输出的逻辑函数方便，对于多输出函数，每个 输出需要至少一块数据选择器； 在mn情况下，选择哪些变量作为地址，可以任意选择，不同选择方案结果不同，要获得最佳方案，须进行仔细分析。;3. 用译码器设计组合逻辑电路;例：用3线－8线译码器设计一个多输出的组合逻辑电路 ;4. 用加法器设计组合理逻辑电路;4.3 组合逻辑电路中的竞争－冒险现象;前面谈到的组合逻辑电路的分析和设计，都是在输入、输出信号处于稳定的逻辑电平下进行的。为保证系统工作的可靠性，需知道当输入信号逻辑电平发生变化的瞬间电路的工作情况。 ; 由于竞争而导致输出端可能出现尖峰脉冲的现象称为竞争-冒险。 冒险是竞争的结果，但???竞争不一定都会产生冒险。; 消除竞争--冒险的方法;习题：;已知某电路输入信号A、B、C和输出信号Y的波形图，试用8选1数据选择器74151实现函数Y。74151逻辑符号如图示，其中D0~D7为数据输入端，A0~A2为选择控制端，ST为使能端，低电平有效。;某项比赛有三名评判员，其中A为主评判员，B、C为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用译码器实现此功能的逻辑电路。 ;双四选一数据选择器CT4153功能表如表所示。试分析图示电路功能：写出函数F(A,B,C,D)表达式，再用最小项之和的形式表示。