第五章第三讲接口电路设计.pptVIP

* * * * * * * * * * * * * * * * * * 第四单元 输入/输出系统和设备 刘卫东 liuwd@tsinghua.edu.cn * 教学内容安排 第一讲 输入/输出系统概述和输入/输出方式 第二讲 总线 第三讲 接口电路 第四讲 输入设备和输出设备 第五讲 本单元小结及考试说明 * 第三讲 接口电路设计 2003年11月 * 主要教学内容 接口电路的作用 接口电路的一般组成 串行接口 并行接口 USB接口 SCSI接口 * 输入/输出系统 控制方式：处理器如何管理设备 总线：数据发送和通信 接口：总线和设备的连接 连接总线和设备（对设备提供编码） 接收处理器（主设备）的命令，并提交给外部设备，同时，为主设备提供外部设备的状态 数据缓冲 对主设备屏蔽外部设备的差异（一种接口可以连接多种类型的设备） 设备：完成输入/输出任务 * 接口的基本功能 提供主机识别（指定、找到）使用的I/O设备的支持（为每个设备规定几个地址码或编号） 建立主机和设备之间的控制与通信机制 提供主机和设备之间信息交换过程中的数据缓冲机构 提供主机和设备之间信息交换过程中的其他特别需求支持 * 通用可编程接口电路 通用 能有多种用法与入/出功能 可编程 能通过指令指定接口的功能和运行控制参数 接口内部组成 设备识别电路 数据缓冲寄存器（输入/输出） 控制寄存器 状态寄存器 中断电路 其他电路 * 8251的基本功能 可用于同步或异步传送 同步传送时 每字可为５～８bits，可用内或外同步，能自动插入同步字符。 异步传送时 每字可为５～８bits，接收和发送时钟可为1，16或64倍的波特率。可产生中止字符并自动检测和处理。可用1，1.５或２位停止位。能检测假启动完全双工，双缓冲的发送器和接受器。具有检测奇偶错，数据丢失错和帧错的能力。全部入／出信号为 TTL 电平 * 缓冲器 Ｉ／Ｏ D7~D0（外部数据总线） 状态 缓冲器 接受数据 缓冲器 发送数据／命令 缓冲器 接收控制 接收器S-P ＲxＤ RxRDY /RxC ＴxＤ 发送器P-S 发送控制 ／TxC TxE TxRDY 读／写 控制 逻辑 RESET CLK C/ D /RD /WR /CS 调制／解 调器控制 /DTR /DSR /RTS /CTS * 串行异步传送中的有关概念 奇偶校验： 传送的波特率： 波特率因子： 数据采样： 接口 CPU 终端 串行 并行 …... 数据位，如 8 位 1位 1、1.5、2位 标识态 一次完整的数据传送时间 CPU 接口 接口 CPU 串行： 异步、同步： 单工，半双工，全双工： 停止位： 数据位： 起始位： * D7 D6 D5 D4 D3 D2 D1 D0 同步? Y( D1D0 = 00 ) N ( D1 D0 0 0 ) D6: 外同步检测 1 外同步 SYNDET为输入 0 内同步 SYNDET为输出 D7: 同步字符 1 单同步字符 0 双同步字符 规定帧控制 00 无效 01 1个 停止位 10 1.5个停止位 11 2个 停止位 确定字符长度 00 5bits 01 6bits 10 7bits 11 8bits TxC , RxC 波特率因子 00 同步方式 01 异步1倍 10 异步16倍 11 异步64倍 对奇偶校验的规定 X0 不校验 11 偶校验 01 奇校验 方式命令字的格式 * EH IR ER SBBK RxE DTR TxEN RTS D7 D6 D5 D4 D3 D2 D1 D0 工作命令字的格式 发送器使能信号，1有效 接收器使能信号，1有效 数据终端就绪，使出 为低 /DTR 使三个出错标志位复位 发包 信号 BREAK 请求发送信号，使出 为低 /RTS 发软 信号 RESET * D7 D6 D5 D4 D3 D2 D1 D0 DSR SYNDET FE OE PE TxE RxRDY TxRDY 接口状态寄存器的内容格式 发送器就绪信号，1有效 并到串的发送器空，1有效 接收器就绪信号，1有效 奇偶错 溢出错 数据帧错 数据设备就绪，1有效 * INTEL 8251 串行接口芯片 1 D2 D1 28 2 D3 D0 27 3 RXD VCC 26 4 GRD /RX C 25 5 D4 /DTR 24 6 D5