嵌入式存储器实验报告.docVIP

实验三 存储器实验 FPGA中LPM_ROM定制与读出实验 实验课件参考：/CMPUT_EXPMT/Experiments/Expmt3 / 实验3-1.ppt 实验示例参考：/CMPUT_EXPMT/Experiments/Expmt3 / DEMO_3_1_rom 一．实验目的 1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。 2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中mega_lpm_ROM的功能。 二．实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。lpm_ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号：inclk——输入时钟脉冲；q[23..0]——lpm_ROM的24位数据输出端；a[5..0]——lpm_ROM的6位读出地址。 实验中主要应掌握以下三方面的内容： （1）lpm_ROM的参数设置； （2）lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写； （3）lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。 三．实验步骤 （1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address[]和数据总线宽度q[]，分别为6位和24位,并添加输入输出引脚，如图3-1-1设置和连接。 （2）设置图3-1-1为工程。 （3）在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图3-1-2），用键盘输入lpm_ROM配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。 (4)用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。这里预先给出后面将要用到的微程序文件：rom_a.mif 。rom_a.mif中的数据是微指令码（图3-1-3）。 （5）全程编译。 四．实验原理图 （1）rom结构图 （2）初始化文件rom 五．实验仿真波形图 Clk为时钟脉冲，a为地址，q为数据。当clk上升沿时，将地址锁入，显示数值。波形图中，a为1时，q为00ED82；a为2是，q为00C050；a为3时，q为00E004。以此类推。可以看出，波形图与ROM初始化文件数据相同。 2．FPGA中LPM_RAM读写实验 实验课件参考：/CMPUT_EXPMT/Experiments/Expmt3 / 实验3-2.ppt 实验示例参考：/CMPUT_EXPMT/Experiments/Expmt3 / DEMO_3_2_RAM 一．实验目的 1、了解FPGA中RAMlpm_ram_dq的功能， 2、掌握lpm_ram_dq的参数设置和使用方法， 3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。 二．实验原理 在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq的结构如图3-2-1。数据从ram_dp0的左边D[7..0]输入，从右边Q[7..0]输出，R/W——为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，在inclock是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。 数据的读出：从A[7..0]输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q[7..0]输出。 R/W——读/写控制端，低电平时进行读操作，高电平时进行写操作； CLK——读/写时钟脉冲； DATA[7..0]——RAM_dq0的8位数据输入端； A[7..0]——RAM的读出和写入地址； Q[7..0]——RAM_dq0的8位数据输出端。 三．实验步骤 （1）按图3-2-1输入电路图。并进行编译、引脚锁定、FPGA配置。 （2）通过键1、键2输入RAM的8位数据（选择实验电路模式1），键3、键4输入存储器的8位地址。键8控制读