实验6计数器及其应用.docVIP

实验七　计数器及其应用 一、实验目的 　　1、学习用集成触发器构成计数器的方法 　　2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数计构成1/N分频器 二、实验设备与器件 1、 ＋5V直流电源 2、 双踪示波器 3、 连续脉冲源 4、 单次脉冲源 5、 逻辑电平开关 6、 逻辑电平显示器 7、 译码显示器 8、 CC4013×2（74LS74） CC40192×3（74LS192） CC4011（74LS00） CC4012（74LS20） 三、实验内容 1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。 按图7－1接线，D 接至逻辑开关输出插口，将低位CP0 端接单次脉冲源，输出端Q3、Q2、Q3、Q0 接逻辑电平显示输入插口，各D接高电平“1”。 图7－1 四位二进制异步加法计数器 清零后，逐个送入单次脉冲，观察并列表记录 Q3～Q0 状态。 CP Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 　 (3) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形，描绘之。 (5) 将图7－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录Q3～Q0 的状态。 2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能 计数脉冲由单次脉冲源提供，清除端CR、置数端、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D；和接逻辑电平显示插口。按下表逐项测试并判断该集成块的功能是否正常。 输 入 输 出 CR CPU CPD D3 D2 D1 D0 Q3 Q2 Q1 Q0 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 ↑ 1 × × × × 加 计 数 0 1 1 ↑ × × × × 减 计 数 　 图7－2 CC40192引脚排列及逻辑符号 图中 —置数端 CPU—加计数端 CPD —减计数端 —非同步进位输出端 —非同步借位输出端 D0、D1、D2、D3 —计数器输入端 Q0、Q1、Q2、Q3 —数据输出端 CR—清除端 (1)　清除 　　令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。清除功能完成后，置CR＝0 　 (2)　置数 　 CR＝0，CPU，CPD 任意，数据输入端输入任意一组二进制数，令= 0，观察计数译码显示输出，予置功能是否完成，此后置＝1。 　 (3)　加计数 　　CR＝0，＝CPD ＝1，CPU 接单次脉冲源。清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CPU 的上升沿。 　 (4)　减计数 　　CR＝0，＝CPU ＝1，CPD 接单次脉冲源。参照3)进行实验。 表7－1为8421码十进制加、减计数器的状态转换表。 表7－1 加法计数 输入脉冲数 0 1 2 3 4 5 6 7 8 9 输出 Q3 0 0 0 0 0 0 0 0 1 1 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0 1 0 1 减计数 3、实现任意进制计数 (1) 用复位法获得任意进制计数器 如图7－4所示为一个由CC40192十进制计数器接成的6进制计数器。 图9－4 六进制计数器 　　四、实验预习要求 　　1、复习有关计数器部分内容 　2、绘出各实验内容的详细线路图 　　五、实验报告 　　1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。 　　2、总结使用集成计数器的体会。