时序逻辑电路的分析与设计剖析.ppt

② 求右移串行输入信号DSR 外围组合电路用四选一MUX实现，取Q1Q2为地址，则： Q0 Q1Q2 n n n 00 01 11 10 0 1 0 0 0 0 1 1 1 1 D0=1 D3=Q0 D1=0 D2=Q0 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 1 1 0 1 0 1 0 1 2 3 } G 0 3 MUX 1 0 输出 Y ③ 画电路图 ① 状态划分 试设计一个能产生序列信号为10110的移位型序列 信号发生器. 例： 解： 由于序列长度为5，先对序列按3位划分。 1 0 1 1 0 1 0 s1 s2 s3 s4 s5 101 011 110 010 101 Q1Q2Q3 在S1时，要求 DSL=1 在S4时，要求 DSL=0 对序列按4位划分： 1 0 1 1 0 1 0 1 1 0 s1 s2 s3 s4 s5 1011 0110 1101 0101 1010 Q0Q1Q2Q3 ② 求左移串行输入信号DSL 00 01 11 10 00 01 11 10 Q0Q1 Q2Q3 0 1 1 1 0 × × × × × × × × × × × F=Q0n+Q3n=Q0n Q3n=DSL CP Q0 Q1 Q2 波形图 000 001 010 011 100 101 110 Q2Q1Q0 状态图 D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV10 ENT ENP CP 3CT=9 CO [1] [2] [4] [8] 74160 原理图 1 1 RD LD 1 例：试用74160构成模6加法计数器。 PLAY 例：试用四位二进制计数器74161构成模10计数器。 D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV10 ENT ENP CP 3CT=15 CO [1] [2] [4] [8] 74161 原理图 1 1 RD LD 1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 Q3Q2Q1Q0 状态图 复位法的缺点： ① 存在一个极短的过渡状态； ② 清零的可靠性较差。 提高清零可靠性的改进电路： 当CP上升沿到达，使输出为0110时，门G1输出为0，G2输出为1，G3输出为0。G3输出的0信号使清零有效，该信号在CP=1期间不变。 D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV10 ENT ENP CP 3CT=9 CO [1] [2] [4] [8] 74160 1 1 RD LD 1 G1 G2 G3 2) 反馈置位法(置数法) 利用计数器的预置数控制端来获得任意进制计数器. 例: 试用74161实现模10计数器. 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Q3Q2Q1Q0 状态图 D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV10 ENT ENP CP 3CT=15 CO [1] [2] [4] [8] 74161 原理图 1 1 RD LD 1 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Q3Q2Q1Q0 状态图 D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV10 ENT ENP CP 3CT=15 CO [1] [2] [4] [8] 74161 1 原理图 1 1 RD LD 1 0 1 1 0 模10计数器的另一种方案 例: 用74161构成5421BCD码计数器. 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 Q3Q2Q1Q0 状态图 方案一：在同一电路中既采用置 数，又采用清零方法。 方案二：只采用置数法，在不同