微处理器原理与接口技术剖析.ppt

微处理器原理与接口技术（第1-8章） 以上的五大基本组成是计算机的实体，统称为计算机硬件（Hardware）。其中运算器和控制器称为计算机系统的主机。而把包括解题步骤在内的各式各样的程序叫做计算机软件（Software）。 74LS273 (带清零控制的8D触发器) 74LS244 8线驱动器 (8路单向三态缓冲器) 三、 8250的内部结构 四、 8250的引脚特性 1 D 0 D 1 D 2 D 3 RCLK SIN SOUT DOSTR DOSTR 40 21 V CC RI RLSD DSR CTS MR OUT 1 DTR OUT INTR NC A 0 ADS 30 25 35 CS 0 CS 1 CS 2 BAUDOUT XTAL 1 GND CSOUT 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 D 4 D 5 D 6 D 7 XTAL 2 22 23 24 26 27 28 29 31 32 33 34 36 37 38 39 A 1 A 2 DDIS DISTR DISTR RTS 8250 数据装置准备好-DSR 数据终端准备好-DTR 发送数据SOUT 接收数据SIN 请求发送-RTS 允许发送-CTS 信号地GND 载波检测-RLSD 振铃指示-RI 9个最常 用的信号 五、 8250的基本工作原理 发送数据时，8250接受CPU送来的并行数据，保存于发送保持寄存器 THR中，如果移位寄存器TSR处于空的状态,8250就把发送保持寄存器 中的数据送到移位寄存器，并按照编程规定的格式和波特率，加上起 始位、奇偶校验位和停止位，从串行数据输出端SOUT逐位输出。 当接收数据时，8250的接收移位寄存器RSR对数据输入端SIN输入的串 行数据进行移位接收(8250的数据接收时钟RCLK使用16倍波特率的时钟 信号,且首先要检测是否有合法的起始位),完整的数据被放到接收缓冲 寄存器RBR,同时产生有效状态标志DR,通知CPU读取. CPU 发送保持寄存器 发送移位寄存器 发送控制 8250 SOUT 0/1 0/1 0/1 0/1 并行数据 加入起始位、校验位、停止位 串行数据 双缓冲寄存器结构，保证数据的连续发送 并行数据 检测接收错误，删除起始位、校验位、停止位 串行数据 CPU 接收缓冲寄存器 接收移位寄存器 接收控制 8250 SIN 0/1 0/1 0/1 0/1 双缓冲寄存器结构,保证数据的连续接收 六、 8250的内部寄存器及其结构 2F8+1 3F8+1 除数寄存器（高8位）DLH 0 0 1 1 2F8+0 3F8+0 除数寄存器（低8位）DLL 0 0 0 1 2F8+7 3F8+7 不用 1 1 1 × 2F8+6 3F8+6 调制解调器状态寄存器MSR 1 1 0 × 2F8+5 3F8+5 线路状态寄存器LSR 1 0 1 × 2F8+4 3F8+4 调制解调器控制寄存器MCR 1 0 0 × 2F8+3 3F8+3 线路控制寄存器LCR 0 1 1 × 2F8+2 3F8+2 中断识别寄存器IIR 0 1 0 × 2F8+1 3F8+1 中断允许寄存器IER 0 0 1 0 2F8+0 3F8+0 接收缓冲器RBR/发送保持寄存器THR 0 0 0 0 COM2 COM1 寄存器 A2 A1 A0 DLAB 六、 8250的内部寄存器及其结构 接收缓冲寄存器（RBR） CPU 接收缓冲寄存器 接收移位寄存器 接收控制 8250 SIN 发送保持寄存器（THR） CPU 发送保持寄存器 发送移位寄存器 发送控制 8250 SOUT 除数寄存器（DLH，DLL） 除数寄存器保存设定的分频系数 分频系数＝基准时钟频率÷（16×波特率） 起 始 位 T 16 T 16 T 8 T 1.8432MHz SPB EPS PEN SBRK WLS1 WLS0 STB DLAB D5 D4 D3 D2 D1 D0 D6 D7 数据位位数 00 5位 01 6位 10 7位 11 8位 停止位位数 0 1位 1 1.5位（5位数据位） 1 2位（6- 8位数据位） 校验位设置 **0 无校验位 001 设置奇校验 011 设置偶校验 101 校验位为1 111 校验位为0 中止字符 0 无作用 1 发送中止字符 寄存器选择 0 访问RBR、TBR、IER 1 访问DLL、DLH 线路控制寄存器LCR DR FE BI THRE TSRE OE PE 0 为1则表示发