第二章MCS-51单片机的硬件结构要点分析.ppt

P0口在作为通用I/O口使用时，是一个准双向口，这是因为这种I/O接口没有高阻抗输出，输入不能锁存，不是真正的双向传送口。 对于准双向口，在作为输入口时，应先置位，即在输入数据时应先把口置1，使两个FET都截止，引脚处于悬浮状态，可作高阻抗输入。因为引脚上的外部信号加在输出极FET的漏极上，若FET是导通的，则引脚上的电位被钳在0电平上。 写(片内数据→端口) ： ⒊ 地址/数据总线口 控制信号为1，MUX倒向b，接到地址/数据，同时与门开锁。 写： 地址/数据为“1”,与门为“1”,b处电平为“0”，T2导通，T1截止，P0.X为高电平。 地址/数据为“0”，与门为“0”，b处电平为“1”，T2截止，T1导通，P0.X为低电平。 读：经缓冲器G1读入。 ⒋ 负载能力： 可带8个TTL负载。在带动NMOS时，需接上拉电阻。 ⒌ 小结 ⑴ P0口可做通用I/O，即一般I/O口使用，又可做地址/数据总线口； ⑵ P0既可按字节寻址，又可按位寻址； ⑶ P0作为输入口使用时,先向口写1,使T2、T1截止,引脚悬浮,用作高阻抗输入； ⑷ 作通用I/O口输出时，T2(上拉FET)截止，输出电路为开漏电路； ⑸ 作地址/数据总线口时，P0口是一个真正的双向口；作通用I/O口时，只是一个准双向口； ⑹ P0作地址/数据总线口使用时，与P2口配合，送出一个完整的地址，P0送地址低八位，P2送高八位，P0接收高位数据。 注：准双向口特点是当复位时，口锁存器均置1，8根引脚可作一般数据线使用；而在某引脚由原输出状态变为输入时，则应先写1，以免错读引脚上的信息。 2.6.2 P1口 ⒈ 结构： 无模拟开关MUX，只能作通用I/O口，用内部上拉电阻R*代替P0口结构中的场效应管FET。是一个准双向口。 内部上拉电阻包括固定部分和附加部分两部分。固定部分是一个源栅相连的 n沟道耗尽型FET(T2),附加部分是一个栅极受控的n沟道增强型FET(T3),用以改善电阻的变换。当端口的数据从0变到1时,内部上拉电阻用来加速这个转变过程。 ⒉ 分析 处于静态时，Q不论等于0或1，T3栅极为低电平0，T3截止，附加部分不起作用。 在动态变化时，Q从低电平0变化到高电平1，则Q从高电平1变化到低电平0，场效应管T1由导通变为截止，或非门的2端为低电平0，1端由于延迟性作用仍为0，或非输出为高电平1，T3导通，T2电阻虽大，T3导通电流约为T2的100倍，总负载下降，使引脚很快由0变到1，再经延时后或非输出为低电平0，T3截止，内部上拉电阺恢复到稳定情况(约为20～40K?)。输出由低电平0变到高电平1。 ⒊ 小结 ⑴ P1只能作通用I/O口，无地址/数据功能； ⑵ P1口可按字节寻址，其各位可按位寻址； ⑶ P1口作输入口时，为准双向口，先将锁存器写1，使T1截止以便信息正常输入； ⑷ 输出极不再是开漏电路，而是标准的准双向口。 2.6.3 P2口 ⒈ 结构： 在结构上，比P1口多了一个输出转换控制部分，模拟开关MUX的数据端接锁存器的Q端。 P2口作通用I/O口使用时，是一个准双向口(MUX倒向左边)。当系统中接有外部数据存储器时，P2口用于输出高八位地址，这时，在CPU的控制下，MUX倒向右边，P2口不再作通用I/O口使用，而作为地址输出口。 ⑴ 当P2口作通用I/O口时，是一个准双向口； ⒉ 小结 ⑵ 从P2口输入数据时，先向锁存器写1，使T1截止，用作高阻抗输入； ⑶ 当外部数据存储器小于128B，而无外部程序存储器时，P2口可作通用I/O口使用。 2.6.4 P3口 ⒈ 结构 控制部分是一个与非门，与非门的一端接D触发器的Q端，输入通道有两个缓冲器。P3口是双功能口。 ⒉ 工作情况分析 ⑴ P3口作通用I/O口时，工作原理与P1、P2类似，是准双向口；选择输出功能端应保持高电平，使与非门对锁存器Q端畅通； ⑵ P3口工作于第二功能时，则该位的锁存器应置1，使与非门对选择输出功能端畅通； ⑶ P3口作输入口时，输出锁存器和选择输出功能端都应置1； ⑷ 第二功能的专用输入信号取自输入通道的第一个缓冲器输出端，通用输入信号取自读引脚。 2.6.5 各端口的一般使用方法 P0口：地址低八位与数据线分时使用口； P1口：按位可编址的输入输出口； P2口：地址高八位输出口； P3口：双功能口。若不用第二功能，可作通用I/O口。 按三总线划分，则有： 地址线：P0、P2口分别输出地址的低八位和高八位； 数据线：P0口输入八位数据； 控制线：P3口的八位加上PSEN、ALE共同完成。 2.6.6 利用端口组成8031最小系统 由于只加EPROM 2716作为程序存储器，所以剩余的P1口和P3口均可作为I/O口使用。 地址锁存信号ALE用来把P0口