数字电路设计课件简介要点.ppt

A First-Order RC Network v out v in CL R 由信号源传送的总能量 电容上存储的能量 另外一半能量呢？ 本课程的内容 器件：主要讲晶体管的工作原理，特性方程以及电容、电阻等 导线：导线的互连参数和导线模型 CMOS反相器：静态特性、动态特性、功耗等 组合逻辑门设计：静态CMOS设计和动态CMOS设计 时序逻辑电路设计：静态/动态 寄存器和锁存器设计 数字集成电路的实现策略 互连问题：电容/电阻/电感寄生效应 时序问题：同步设计 运算功能块设计：加法器、乘法器和移位器 存储器和存储阵列设计（可选） 数字集成电路测试以及可测性设计（可选） 低功耗设计（可选） 现代IC设计特点 IC设计要求 设计正确性：IC投片费用高，难以修改，应确保一次成功 设计时间：决定了设计费用和市场竞争力。 设计成本：芯片面积↓，小批量→开发费用↓，大批量→成品率↑ 产品性能: 速度、功耗、面积 可测性和可靠性 Why Scaling? 新一代工艺尺寸缩小为上一代的0.7 新一代工艺下，单片可集成的功能为上一代的两倍；且芯片成本没有显著增加。 每种功能的成本降1倍。 但是 … 如何设计功能越来越强大的芯片? 设计工程师的数量也不可能每年增加1倍… 因此，需要一种更高效的设计方法 开发不同的抽象层次 设计抽象层次 n+ n+ S G D + DEVICE CIRCUIT GATE MODULE SYSTEM Top－Down设计流程 现代IC设计特点 IC设计要素 人：需同时具备系统与微电子知识 工具：微机→工作站，CAD软件→EDA软件 库：工艺库，IP库 现代IC设计特点 对人才的要求 雄厚的理论基础：物理，电路，数学 娴熟的实践能力：设计语言（HDL、C、Matlab），EDA软件，FPGA/DSP验证 宽广的系统知识：计算机，通信，信号处理 迅捷的自学能力：Moore定律，集成度每三年上升四倍，40年有效 本课程的内容 集中在门级和晶体管级 结构和工艺之间的连接 1.必须有人来设计和实现模块库（标准单元库） 2.建立一个单元或模块的合适模型要求对它的内部操作有深刻的理解。 3.以库为基础的设计方法在有些情况下不太适用。 4.以抽象为基础的方法只在一定程度上是正确的。（互连影响） 5.工艺尺寸的缩小会使以抽象为基础的模型的其它一些缺陷更为明显。（时钟线和电源线） 6.工艺水平提高的另一个影响是新的设计问题和约束条件会不断的出现（例如：功耗，器件和互连寄生参数之间的比例变化等） 时钟对系统设计的挑战 电源分布网络对系统设计的挑战 设计的测度指标 如何评价数字电路性能的指标 (门, 模块, …)? 成本（Cost） 可靠性 可扩展性 速度 (延迟, 运行频率) 功耗（Power dissipation） 执行某种功能所消耗的能量（Energy to perform a function） 集成电路的成本 固定成本（NRE (non-recurrent engineering) costs） 设计费用, 掩模板费用 生产设备、市场和销售费用 基础设施建设费用 可变成本 硅加工、封装和测试费用 与产量成比例 与芯片面积成比例 Die Cost Single die Wafer From Going up to 12” (30cm) 每晶体管的成本 0.0000001 0.000001 0.00001 0.0001 0.001 0.01 0.1 1 1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012 cost: ￠-per-transistor Fabrication capital cost per transistor (Moore’s law) Yield Defects a is approximately 3 可靠性―数字集成电路中的噪声 i ( t ) Inductive coupling Capacitive coupling Power and ground noise v ( t ) V DD DC 传输特性 电压传输特性 V(in) V(out) V OH V OL V M V OH V OL f V(out)=V(in) Switching Threshold Nominal Voltage Levels VOH = f(VOL) VOL = f(VOH) VM = f(VM) 电压与逻辑电平之间的关系 V IL V IH V in Slope = -1 Slope = -1 V OL V OH V out