PLD原理..ppt

第6章 可编程逻辑器件 6.1可编程逻辑器件的分类 6.2 可编程逻辑器件的表示方法和基本结构 6.3 可编程只读存储器(PROM) 6.4 可编程逻辑阵列(PLA) 6.5 可编程阵列逻辑(PAL) 6.6 通用阵列逻辑(GAL) 6.7 早期可编程逻辑器件的应用 6.8 现场可编程门阵列(FPGA) 6.9 复杂可编程逻辑器件(CPLD) 6.1 可编程逻辑器件的分类 6.2 可编程逻辑器件(PLD)的表示方法和基本结构 可编程逻辑器件(PLD) PLD指一个集成电路群的集合名称，它包括了PAL、GAL、EPLD、PLS、EPGA等，统称作PLD。 典型的PLD器件一般都是由与阵列、或阵列,起缓冲驱动作用的输入逻辑和输出逻辑组成,其通用结构框图如图6―2所示。其中,每个输出数据都是输入的与或函数。与阵列的输入线和或阵列的输出线都排成阵列结构,每个交叉处用逻辑器件或熔丝连接起来。逻辑编程的物理实现,一般都是通过熔丝或PN结的熔断和连接,或者对浮栅的充电和放电来实现的。 ? 6.2.1 可编程逻辑器件(PLD)的表示方法 由于PLD器件的阵列连接规模十分庞大,为了便于了解PLD的逻辑关系,PLD器件的逻辑图中使用的是一种简化表示方法。PLD器件阵列交点处的几种连接方式如图6―3所示。连线交叉处有实点的,表示固定连接;连线交叉处有符号“×”的,表示编程连接;连线交叉处无任何符号的,表示不连接或是擦除单元。 图6―4是可编程“与”阵列和“或”阵列中常用到的与门、或门、输入缓冲器、三态输出缓冲器及非门的表示方法。图6―4（a）表示一个3输入的与门,其中3条竖线A、B、C均为输入项,输入到与门的一条横线称为乘积项线,输入线与乘积项线的交叉点和“与”阵列中的交叉点相对应,这些交叉点都是编程点。 由图可见,输入A与乘积项线是固定连接,输入B与乘积项线不相连,输入C与乘积项线是编程连接,所以该与门的乘积项输出是:P=AC。同理,图6―5（b）表示一个3输入的或门,它的输出是Y=P1+P2。 图6―4（c）表示输入缓冲器,它有两个互补输出,一个是A,另一个是 。PLD的输入往往要驱动若干个乘积项,也就是说,一个输入量的输出同时要接到几个晶体管的栅极（或基极）上,为了增加其驱动能力,就必须通过一缓冲器。不但如此,在与阵列中往往还要用到输入变量的补项,这一功能也同时由驱动电路来完成,因此,在PLD中,每一个输入变量均通过一个具有互补输出的缓冲器。 当I/O端作为输出端时,常常用到具有一定驱动能力的三态控制输出电路。在PLD的逻辑电路中的三态控制输出电路有如图6―4（d）表示的两种形式,一种是控制信号为高电平且反相输出;另一种是控制信号为低电平且反相输出。 ? 如果当所有输入的原码和反码在乘积项处都打“×”,即表示所有的连接点都是编程连接,如图6―5(a)所示,那么就有 ,此时可以简化为图6―5(b)的表示方式。 图6―6是一个简单的组合逻辑 在SSI中的逻辑图和在PLD中的逻辑图实例。图6―6(a)所示的组合逻辑电路,它的PLD表示法如图6―6(b)所示。 6.2.2 可编程逻辑器件(PLD)的基本结构 ? 1.可编程只读存储器 ? 可编程只读存储器（Programmable ReadOnly Memory，简称PROM）是最早的PLD器件,它出现在20世纪70年代初。它包含一个固定的“与”阵列和一个可编程的“或”阵列,其基本结构图如图6―7所示。PROM一般用来存储计算机程序和数据,它的输入是计算机存储器地址,输出是存储单元的内容。由图可见,它的“与”阵列是一个“全译码阵列”,即对某一组特定的输入Ii(i=0,1,2)只能产生一个惟一的乘积项。因为是全译码,当输入变量为n个时,阵列的规模为2n,所以PROM的规模一般很大。 2.可编程逻辑阵列 ? 虽然用户能对PROM所存储的内容进行编程,但PROM还存在某些不足,如:PROM巨大阵列的开关时间限制了PROM的速度;PROM的全译码阵列中的所有输入组合在大多数逻辑功能中并不使用。可编程逻辑阵列（Programmable Logic Array,简称PLA）,也称现场可编程逻辑阵列（FPLA）的出现,弥补了PROM这些不足。它的基