电工电子技术及应用 作者 全安 第13章时序逻辑电路.pptVIP

13.1 触发器 13.1 触发器 13.1 触发器 基本RS触发器的状态置入无法从时间上加以控制， 要有效触发信号出现在输入端，触发器就立即做相 应的状态变化。而在数字系统中，常常需要触发器 按照一定的节拍同步动作，以取得系统的协调。时 钟控制的触发器可分为： 同步触发器 边沿触发器 1. 同步RS触发器 电路组成及逻辑符号 工作原理 当CP=0时，门1、门2被封锁，输出均为1，R=S=1,触发器保持原状态。 当CP=1时，门1、门2解除封锁，触发器的次态Qn+1取决于输入信号RS及电路的现态Qn。电路的功能见表。 2. 同步D触发器 电路组成及逻辑符号 工作原理 当CP=0时，门1、门2被封锁，输出均为1，R=S=1,触发器保持原状态。 当CP=1时，门1、门2解除封锁，触发器的次态 Qn+1取决于输入信号D及电路的现态Qn。电路的功能见表。 3. 同步JK触发器 电路组成及逻辑符号 工作原理 当CP=0时，门1、门2被封锁，输出均为1，触发器保持原状态。 当CP=1时，门1、门2解除封锁，触发器的次态Qn+1取决于输入信号J K及电路的现态Qn。电路的功能见表。 4. 边沿触发器 边沿触发器的逻辑功能与同步触发器相同，不同的是边沿触发器状态转换只在时钟脉冲信号CP的上升沿或下降沿到来时才有效，它没有空翻现象，从而提高了触发器工作的可靠性和抗干扰能力。下图为几种边沿触发器的逻辑符号。图中“∧”表示边沿触发器，信号输入端CP带有圆圈表示下降沿触发，没有圆圈表示上升沿触发。 A为上升沿D触发器。 具有置0、置1功能。 B为下降沿D触发器。 具有置0、置1功能。 C为上升沿JK触发器。具有置0、置1、保持、计数功能。 D为下降沿JK触发器。具有置0、置1、保持、计数功能。 E为下降沿T触发器。 具有保持、计数功能。 F为下降沿T’触发器。 具有计数功能。 13.2 计数器 13.2 计数器 在日常生活、工作、学习和生产中，经常要用到计数问题。在数字电路中，累计输入端输入的脉冲个数的电路，称为计数器。 计数器的分类： 按工作方式：同步计数器和异步计数器。 按进位制：二进制计数器、十进制计数器、N进制计数器。 按计数中数字增减：加法计数器、减法计数器、可逆计数器。 三位二进制可以累计从0到7共8个数，状态转换如下表 三位二进制波形图如下 十进制计数器电路如下 十进制计数器波形图如下 13.3 寄存器 13.3 寄存器 在数字系统中，常常需要将数码、运算结果或指令暂时存放起来。能够暂时存放数据的电路就称为寄存器。寄存器按功能可分为： 数码寄存器 移位寄存器 例：采用异步置0法利用74LS90构成六进制计数器 解：假定六进制的六个状态为000→001→010→011→100→101，利用异步置0法，应该在Q3Q2Q1Q0=0110时，异步置0。对74LS90而言，应将ROA和ROB分别接Q2和Q1，电路如下： 13.2 计数器 例：采用异步置0法利用74LS161构成六进制计数器 解：假定六进制的六个状态为000→001→010→011→100→101，利用异步置0法，应该在Q3Q2Q1Q0=0110时，异步置0。对74LS161而言，应将Q1和Q2经与非门接CR，电路如下： 13.2 计数器 例：采用同步置0法利用74LS161构成六进制计数器 解：假定六进制的六个状态为000→001→010→011→100→101，利用同步置0法，应该在Q3Q2Q1Q0=0101时，同步置0。对74LS161而言，应将Q2和Q0经与非门接LD，电路如下： 13.2 计数器 利用计数器级联法获得N进制计数器 例：试用两片74LS161构成60进制计数器 解：74LS161（1）为低片，接成十进制；74LS161（2）为高片，接成六进制。同时将低位片上的与非门输出端与高位片上的CP端相连，便可构成60进制计数器。电路如下： 13.2 计数器 例：试用两片74LS90构成24进制计数器 解：74LS90（1）为低位片，74LS90（2）为高位片，两片74LS90都先接成十进制，再将低位片上的Q2端同时与高位片和低位片上的ROA端相连，将高位片上的Q5端同时与低位片和高位片上的ROB端相连，在计到第24个脉冲时同时将低位片和高位片清零，这样就构成了24进制计数器。电路如下： 13.2 计数器 应用一：循环彩灯控制电路 13.2 计数器 13.2.5 计数器应用举例 应用二：数字钟控制系统 13.2 计数器 了解数码寄存器的工作原理。 了解移位寄存器的工作原理。 存放二进制数码的寄存器称为数码寄存器。一个触发器就是一个最简单的寄存器，它能存放一位二进制数码。N个触发器可存储N位二进制代码。下图为四位数码寄存