数字信号处理器(DSP)原理与应用 （全套完整课件).ppt

定时器的应用 应用 定时器与CPU或外界通信的基准时钟 可以用于启动A/D或中断DMA 如使用外部脉冲，可实现对外部事件进行计数 以内部时钟作为基准源，可实现时间或频率的测量 实现 定时器控制寄存器 定时器计数寄存器 定时器周期寄存器 使用步骤 设置定时器控制寄存器 设置计数寄存器、周期寄存器，进行重构 启动定时器 相应的定时器中断处理程序 定时器的应用举例 内部定时 外部定时 外部计数 PWM控制 是 否 主程序 调用START初始化TMS320F240 初始化液晶显示 启动？ 调用键盘子程序 启动PWM发生器 停止？ 关闭PWM发生器 运行到采样周期？ 调用控制器算法 否 是 是 否 PWM_ISR 计算空间矢量 电压辐角 确定空间矢量 所在区间 计算PWM占空比 配置全比较单元 返回 PWM生成子程序框图 其他常用芯片 集成有源滤波器 电路简单，灵活，高精度，高稳定性，高性能 MAX 74XX带通滤波器 MZX 260/1/2可编程通用有源滤波器 可编程放大器 AD526 人机接口的设计 直接在DSP上扩展，形成人机接口 TMS320C2xx 单片机+DSP的人机接口 TMS320C2xx增强了控制功能 DSP芯片通信 芯片级，DSP芯片与DSP芯片或其他MCU 双口RAM，DMA，FIFO 系统级， 与PC机的I/O接口，RS232，RS485，USB，1394 计算机总线，VME，Compact PCI，VXI 网络级 Internet，Intranet，Infranet 现场总线 DSP芯片与DSP芯片通信 双口RAM 忙标志 BUSYR\ BUSYL\ 数据线 I/O0R-I/O10R I/O0L-I/O10L 地址线 A0R-A10R A0L-A10L 输出使能 OER\ OEL\ 低字节读写使能 R/WRLB\ R/WLLB\ 高字节读写使能 R/WRUB\ R/WLUB\ 片选 CER\ CEL\ 引脚名 右侧 左侧 DSP芯片与DSP芯片 A0 A11 STRB\ R/W\ STRB\ C54x C54x READY R/W\ READY D0 D15 BUSYL\ BUSYR\ OEL\ CEL\ R/WL\ OEL\ CEL\ R/WL\ D0 D15 A0 A11 IDT7133 DSP芯片与单片机 A0 A12 STRB\ R/W\ WR\ C54x 80C196 RDY RD\ READY D0 D15 BUSYL\ BUSYR\ OEL\ CEL\ R/WL\ OEL\ CEL\ R/WL\ AD0 AD15 IDT7133 DSP芯片与单片机的简单并行通信 WR1\ INT1\ C54x 80C51 INT1\ P1.0 XF 74 F574 D0 D7 D0 D7 74 F574 RD2\ RD1\ WR2\ DMA实现双机通信 HOLD（保持请求信号）和HOLDA（保持响应信号） 两种工作方式 正常保持方式 DMA操作方式 串行口的处理 串行口的处理 硬件连接方式 串行口的中断资源与处理 发送和接收定时器中断 发送器和接收器中断 寄存器的定义与使用 定时器的重构 设置相应的寄存器，使串行口处于保持状态 重置控制寄存器，握手方式和数据的接收和发送方式 启动串行口 双机的串口通信 传输数据比较少 速率比较慢 DX DR FSX FSR CLKX CLKR 54x Device0 54x Device1 器件 0 器件 1 器件 2 器件 3 TFRM TADD TCLK TDAT TMS320与ROM接口逻辑图 A0-A15 TMS320 MSC\ READY\ D0-D7 逻辑 控制 CE\ ROM R\W PS\ MSTRB\ RAM的类型 RAM 静态RAM （SRAM） Async SRAM, (Asynchromous Static RAM), 异步静态随机存储器 Sbsram, (synchronous burst sram), 同步突发静态随机存储器 PB SRAM, (Pipelined Burst SRAM)，管道突发随机存储器 动态RAM （DRAM） EDO RAM，(extended data out), 扩展数据输出存储器 CDRAM, (Cached DRAM)，高速缓存随机存储器 SDRAM, (Synchronous DRAM), 同步动态随机存储器 DDR SDRAM, (Double Data Rate SDRAM), 同步动态随机储存器Ⅱ RAMBUS RAM , rdram RAM与DSP芯片的接口 可用作数据存储器，也可用到程序存储器 TMS320提供了PS\和DS\选择不同的地址空间 PS\ DS\ A15 地址