第7章 数字同步网和时间同步网.ppt

  1. 1、本文档共116页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第7章 数字同步网和时间同步网

7.1 数字同步网 7.1.1 数字同步的基本概念 同步是指通信双方的定时信号符合一定的时间关系,它又可以分为位同步、帧同步和网同步: 位同步是指通信双方的位定时脉冲信号频率相等且符合一定的相位关系。 帧同步是指通信双方的帧定时信号的频率相同且保持一定的相位关系。帧同步的作用是在同步复用的情况下,能够正确地区分每一帧的起始位置从而确定各路信号的相应位置并正确地把它们区分开来。帧同步是通过在信码中插入帧同步码来实现的。 网同步是指网络中各个节点的时钟信号的频率相等 。 7.1.2 网同步的方法 网同步的方法可以分为准同步和同步两大类,同步法又可分为主从同步、等级主从同步、外基准同步和互同步,互同步可包括单端控制法和双端控制法,网同步的方法如图7.1所示,图中的圈表示交换节点,带箭头的实线表示时钟信号或控制信号的传输途经。 1.准同步 准同步网各节点的时钟信号是互相独立的,在网中的各节点之间没有时钟信号的传输路线,也没有控制信号的传输路线。各节点依靠采用高精度的时钟彼此工作接近于同步状态。 准同步网中常用的时钟为铯钟,它的频率精度为1×10?11。由于各节点的时钟是互相独立的,因而滑码是不可避免的。 2.主从同步 在一个交换局设立一高精度的基准时钟,通过传输链路把此基准时钟信号送到网中的各从节点,各从节点利用锁相环把本地时钟频率锁定在基准时钟频率上,从而实现网内各节点之间的时钟信号同步。主从同步网中时钟的传输可以呈现星型结构或树型结构。 等级主从同步是为改善可靠性而采用的一种主从同步方式。在这种方式中,交换局的时钟精度都有一个等级,当基准时钟失效时就采用次一等级的时钟作为主钟,送至交换局的时钟信息都带有等级识别信息,这是以复杂性换取可靠性的一种同步的方法。 从节点时钟系统的基本结构是一个带有变频振荡器的锁相环,如图7.2所示。从较高一级或者主节点来的定时信号输入到相位比较器,锁相环的变频振荡器根据比较器的输出产生新的时钟信号。 从节点的时钟系统有4个作用: ①产生时钟信号供给本节点的数字设备; ②当输入的时钟信号失效时能继续输出稳定的时钟信号; ③减少从高一级节点送来的时钟信号中所含的高频噪声分量; ④避免由于时钟输出线路的改换而引起的相位跳跃。 主从同步方式是同步网中采用的主要方式,其主要优点可以归纳如下: ① 在主从同步的区域内形成一个全同步网,从而避免了准同步网中固有的周期性滑动。 ② 在主从同步网中绝大多数的节点是从节点,从节点的时钟处于跟踪基准时钟状态,因此,从节点的压控振荡器(VCXO)只要求较低的精度。 ③ 从节点的控制过程较为简单,适用于树型或星型网络,这和当前电信网的结构是一致的。 主从同步方式的缺点主要如下: ① 一旦与主节点的基准时钟或定时信号传输链路发生故障,将会导致全系统或局部系统丧失同步能力,必须采用设置多重备份设备。 ② 系统采用单端控制,定时信号传输链路上的扰动将会导致定时基准信号的扰动,这会在一定程度上影响时钟同步的质量。 在主从同步网中采用的锁相环有紧耦合和松耦合两种: 紧耦合锁相环 指普通的锁相环,当锁相环正常工作时,它的输出时钟信号频率紧紧跟随基准时钟信号频率,而当基准时钟信号不复存在时,锁相环的输出信号与原基准信号不再存在依赖关系,因而偏离了基准频率。这种输出信号频率紧紧地与基准信号频率耦合在一起的锁相环称为紧耦合锁相环。 松耦合锁相环 指采用微处理器控制的具有频率记忆功能的锁相环。在这种锁相环中,依靠微处理器根据统计平均规律建立虚拟基准源,虚拟基准源具有存储输入基准信号频率信息的功能,因此,一旦基准时钟信号丢失,锁相环能按照存储的基准时钟信息继续工作相当长的时间。 图7.3所示为采用松耦合振荡器的锁相环,图中示出了它的方框结构,输入为5MHz正弦波。电平为+2dB电压电平,经过整形器后输出的5MHz方波与输出送来的5MHz方波在鉴相器输入进行比相、输出直流鉴相电压V,加于运算放大电路。 运放电路:由运算放大器及其他RC组件组成,它对Vd小的变化放大,并加以时延校正,输出放大后的电压VA,加于记忆转换电路输入。 记忆转换电路:在正常工作时,输出的控制电压Vc与输

文档评论(0)

xiaolan118 + 关注
实名认证
内容提供者

你好,我好,大家好!

版权声明书
用户编号:7140162041000002

1亿VIP精品文档

相关文档