第16讲半 导体存储器和可编程逻辑器件.pptVIP

可编程逻辑器件的开发软件很多，它们都采用系统级目标设计功能和框架式结构，具有输入、综合、编译和仿真的功能。设计广泛采用自顶向底、逐步细化的模块化设计方法，并允许采用原理图、高级语言、真值表、状态机和混合式多种输入方式。 第16讲 结 束 * * 可编程逻辑阵列PLA 1 ≥1 Y0 Y1 Y2 A B C 1 1 ≥1 ≥1 特点：与阵列、或阵列均可编程 PLA应用 首先根据逻辑要求列出真值表，得出最简表达式；然后把真值表的输入作为PLA的输入，画出相应的阵列图。 例1：用PLA设计一个代码转换电路，将一位十进制数的8421码转换成余三码。 W X Y Z 与阵列 或阵列 16.3.3 PAL(Programmable Array Logic) PAL是在ROM和PLA基础上发展起来的，它采用可编程的与阵列和固定的或阵列组成。 每个交叉点都可编程。 L1 L1为两个乘积项之和。 与阵列可编程，或阵列不可编程。 常见的PAL器件中，输入变量最多的可达20个，与阵列中与项的个数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的达16个。 为了扩展电路的功能并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构等几种类型。 PAL的专用输出结构 或门?高电平有效PAL器件（H型） 或非门?低电平有效PAL器件（L型） 互补器件?互补输出PAL器件（C型） PAL的可编程输入/输出结构 输出端为一个可编程控制的三态缓冲器 当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用； 当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。 输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。 PAL的寄存器输出结构 适合于实现计数器、移位寄存器等时序逻辑电路 PAL的异或输出结构 例：用PAL实现组合逻辑函数。 GAL结构与PAL相同， 由可编程的与阵列来驱动一个固定的或阵列，其差别在于输出结构不同。寄存器型PAL的输出是一个有记忆功能的D触发器，而GAL器件的每一个输出端都有一个可组态的输出逻辑宏单元OLMC ( Output Logic Macro Cells)。 GAL采用高速的电可擦除的E2CMOS工艺，具有速度快、功耗低、其集成度在1000门以下，属于简单、低密度型时序可编程逻辑器件。 16.3.3 通用阵列逻辑GAL（General Array Logic） GAL16V8的阵列结构与引脚图 1.GAL的结构 OLMC 结构 1 0 S ≥1 =1 PT MUX ≥1 3 2 1 0 S1 S1 XOR(n) AC0 AC1(n) 3 2 1 0 S1 S0 Vcc TS MUX F MUX 1 0 S O MUX 1 EN AC0 AC1(n) C1 1D 来自 与门 阵列 来自邻 级输出 (m) Q CK OE CK OE 1 反 馈 I/O(n) 乘积项 数据选 择器 三态数据 选择器 输出数据 选择器 反馈数据选择器 AC0、AC1(n)及XOR(n)均为GAL器件片内控制字中的结构控制位。结构控制字共有82位，不同的控制内容，可使OLMC被配置成不同的功能组态。 控制字的内容是在编程时由编程器根据用户定义 的管脚及实现的函数自动写入的。 2.GAL的主要特点 ⑴ 通用性强 ⑵ 100%可编程 ⑶ 速度高，功率低 ⑷ 100%可测试 3. GAL器件的编程与开发 应用GAL可以设计组合逻辑电路或时序逻辑电路。进行电路设计时，必须使用相应的软件、硬件开发工具才能完成。随着EDA技术和可编程逻辑器件的发展，GAL器件的应用设计、调试工作可以在计算机上用软件来完成，并且对器件实现的功能可以像软件一样实时地加以编程和修改，从而使硬件系统具有软件一样的灵活性，为系统开发节约了成本，缩短了开发周期。 GAL器件编程与开发流程 软件工具 硬件工具 GAL器件仍然存在着以下问题： 时钟必须共用； 或的乘积项最多只有8个； GAL器件的规模小，达不到在单片内集成一个数字系统的要求； 尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。 以上三种PLA、PAL、GAL属于早期的小规模的PLD器件，内部结构简单，工作速度快，适于完成较简单