数字电子技术679043.pptVIP

基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 加法原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转 减法原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转 在4位二进制异步加法计数器上修改而成，要跳过1010 -1111这六个状态 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器 例：用74160接成二十九进制 置入0000 0000 0010 0001 0101 0100 0011 1110 1111 1100 1101 1010 1011 1000 1001 0111 0110 74160的状态转换图 74160 计数 输入 进位 输出 置数信号 置入1001 0000 0010 0001 0101 0100 0011 1110 1111 1100 1101 1010 1011 1000 1001 0111 0110 74160的状态转换图 置数信号 计数输入 进位输出 74160 1 0 0 1 (2) MN * M=N1?N2 串行进位方式：低片C作为高片时钟 并行进位方式：低片C作为高片使能 * MN1?N2 整体置零法：计数为M时译出置零 信号RD=0 整体置数法：选定某一状态译出 置数信号LD=0 例：用74160接成一百进制 并行进位法 串行进位法 进位输出 计数输入 74160 (1) 74160 (1) 1 计数输入 74160 (1) 进位输出 74160 (2) 在N1、N2 不等于N 时，可以先将两个N 进制计数器，分别接成 N1 进制计数器和 N2 进制计数器，然后再以并行进位方式将它们连接起来。 整体置零 （异步） 1 0 0 1 0 1 0 0 整体置数 （同步） 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 并行进位 从状态29译出异步置零信号。 从状态28译出同步置数信号。 加法计数器 减法计数器 可逆计数器。 数字增减分类 二进制计数器 二－十进制计数器等 数字的编码方式 计数容量 十进制计数器 十二进制计数器 六十进制计数器等等 一、同步计数器 在同步计数器中，各个触发器都受同一时钟脉 冲—输入计数脉冲的控制，因此，它们状态的更 新几乎是同时的，故被称为 “ 同步计数器 ”。 第i 位触发器输入端的函数式： 1、同步二进制计数器 ★若第i 位以下各位皆为1（0），则最低位再计入1时第i 位应该翻转，最低位则来一脉冲翻转一次。 最低位触发器的输入函数： （1）用T触发器组成的同步二进制加法计数器。 用T触发器构成的4位同步二进制加法计数器 驱动方程 状态方程 输出方程 计数脉冲 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 00000000111111110 00001111000011110 00110011001100110 01010101010101010 0 1 2 3 4 5 6 7 8 9 1011121314150 00000000000000010 计数顺序 等效 十进制数 进位输出 电 路 状 态 状态转换表 根据状态方程和输出方程可得到状态转换表。 14 15 16 4位同步二进制加法计数器的状态转换图 0100 0011 0101 0110 1111 1110 1101 1100 1011 1010 1001 1000 0010 0001 0000 0111 1/2分频 1/4分频 1/8分频 1/16分频 时序图 二 进制计数器 74161: 四位同步二进制加法计数器 C Q3 Q2 Q1 Q0 D0 D1 D2 D3 异步清零 同步置数 同步4位二进制加法计数器74LS161的功能表 （2）用T触发器组成的同步二进制减法计数器 第i 位触发器输入端的函数 最低位触发器的输入函数 二 进制计数器 74LS191（单时钟方式） 四位同步二进制加/减法计数器 异步清零 异步置数 二 进制计