数字电子技术578859.pptVIP

5 锁存器和触发器 5.1 双稳态存储单元电路 作业 5.2.5 5.4.1 主锁存器 5.3.1 主从触发器 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 传输门控 D 锁存器 从锁存器 逻辑符号 5.3 触发器的电路结构和工作原理 TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， D D D 1. 工作原理 5.3.1 主从触发器 (2) CP由0跳变到1 : =0，C=1， D 触发器的次态仅仅取决于CP信号上升沿到达前瞬间的D信号 主锁存器:TG1断开，TG2导通, 从锁存器:TG3导通，TG4断开, Q?的信号送Q端。 主锁存器维持原态不变。 D D D 5.3.1 主从触发器 2. D 触发器的逻辑功能 特性方程 Qn+1=D 状态转换图 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 动作特点：电路在CP 的上升沿对信号敏感,并产生状态变化。 次态与CP 的上升沿前一瞬间Ｄ 的状态相同 5.3.1 主从触发器 CP D 对CP上升沿敏感的边沿触发器 工作波形 5.3.1 主从触发器 CP D 工作波形 对CP下降沿敏感的边沿触发器 5.3.1 主从触发器 2、典型集成电路-----CMOS D触发器74HC/HCT74 0 0 1 0 1 0 1 0 0 1 0 1 的直接置1和直接置0的作用 RD、 SD RD=0 SD=1 CP=0 5.3.1 主从触发器 同理,可分析当 时, 当CP=0 时, 当CP=0 时, 1 1 0 1 0 0 1 1 0 0 0 0 1 R=0 S=1 CP=1 RD、 的直接置1和直接置0的作用与CP无关 SD R=0 S=1 Q=0 CP=1或CP=0 R=1 S=0 Q=1 CP=1或CP=0 5.3.1 主从触发器 同理,可分析当 时, 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 3. 典型集成电路 74HC/HCT74 直接 置1 直接 置0 D功能 具有直接置1、直接置0，正边沿触发的D功能触发器 5.3.1 主从触发器 RD Q CP SD D 已知触发器的输入波形，试对应画出Q端输出波形 5.3.1 主从触发器 5.3.2 维持阻塞触发器 1. 电路结构与工作原理 由3个基本SR锁存器组成 置0维持线 接受D、CP输入信号 根据 确定触发器的状态 0 1 1 D D 1 C P Q 1 G3 3 Q 2 Q 3 S R Q 4 D Q Q CP = 0 Qn+1=Qn D 信号进入触发器, 为状态刷新作好准备 Q1 = D Q4= D 2、工作原理: 触发器,状态不变 G2 G1 G4 G5 G6 5.3.2 维持阻塞触发器 0 1 D D G 1 C P Q 1 3 G 5 Q 2 Q 3 S R G 4 Q 4 D G Q Q 当CP 由0跳变为1 1 0 0 D D 在CP脉冲的上升沿，触发器按此 前的D信号刷新 1 1 G2 G4 G6 G5 G3 2、工作原理: 5.3.2 维持阻塞触发器 1 C P Q 1 3 G 5 Q 2 Q 3 S R G Q 4 D G 6 Q Q 当CP =1 置0维持线 1 1 0 D信号不影响 、 的状态，Q的状态不变 0 置1阻塞线 如Qn+1=0 G1 G2 G3 G4 G5 G6 0 1 D不能改变Q3、Q2 5.3.2 维持阻塞触发器 1 1 C P Q 1 3 5 Q 2 Q 3 S R