高性能FPGA_中的高速SERDES接口.pdfVIP

高性能FPGA 中的高速SERDES 接口 莱迪思半导体公司白皮书 2009 年2 月 Lattice Semiconductor 5555 Northeast Moore Ct. Hillsboro, Oregon 97124 USA Telephone: (503) 268-8000 1 High-Speed SERDES Interfaces in High Value FPGAs A Lattice Semiconductor White Paper 引言 串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加 至多吉比特范围，并行接口已经被高速串行链接，或SERDES （串化器/ 解串器）所取 代 。起初， SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置 SERDES 的FPGA 器件系列。这些器件对替代独立的SERDES 器件很有吸引力。然 而，这些基于SERDES 的FPGA 往往价格昂贵，因为它们是高端（因而更昂贵） FPGA 器件系列的一部分。莱迪思半导体公司在这一领域一直是先驱者，已经推出了两款低成本 带有SERDES 的 FPGA 器件系列，在2007 年推出了LatticeECP2M，最近又推出了 LatticeECP3 。ECP2M 和ECP3 FPGA 为设计者提供了两全其美的产品：一种高性能、 低成本具有内置高性能SERDES 的FPGA。这些器件为设计人员提供一个低成本综合平 台，以满足他们设计下一代产品的需求。莱迪思还为客户提供了高性能具有SERDES 的 FPGA 器件系列LatticeSC /M，芯片上拥有额外的ASIC IP 。 莱迪思的SERDES 设计超过了各种常用协议规定的严格的抖动和驱动需求。 LatticeECP2M 和LatticeECP3 的低成本、高性能带有SERDES 功能的FPGA 系列为用 户设计下一代系统提供了一个很好的平台。器件的一些亮点如下： • 低功耗：工作于3.2Gbps 的速率时，每个通道功耗额定为90mW 。 • 针对芯片至芯片和小型背板（不超过40 英寸的FR - 4 ），能可靠传输和恢复串行 信号。 • 嵌入式物理编码子层块，支持流行的串行协议，如1 吉比特以太网，10 吉比特以 太网（ XAUI ）、PCI Express 、Serial RapidIO SMPTE 。 • 支持无线协议，如CPRI 、OBSAI 等，包括用于实现多跳的一个低延迟变化选 择。 • 灵活的SERDES 模块 ：多个标准/协议可以混合于单个模块中。 • 针对低成本器件系列，它提供业界领先的结构和IO 性能的高性能、低成本、低功 耗FPGA 。 • 辅以业界领先的软件，知识产权核和评估平台，能够实施完整的解决方案的设计。 SERDES 结构 SERDES 主要由物理介质相关（ PMD ）子层、物理媒介附加（PMA）子层和物理编码子 层（ PCS ）所组成。PMD 是负责串行信号传输的电气块。PMA 负责串化/解串化，PCS 2 High-Speed SERDES Interfaces in High Value FPGAs A Lattice Semiconductor White Paper 负责数据流的编码/解码。在PCS 的上面是上层功能。针对FPGA 的SERDES ，PCS 提 供了ASIC 块和FPGA 之间的接口边界。 功能 用莱迪思的器件实现 上层功能(MAC 等)