课程设计报告1.docVIP

《电子技术》课程设计报告 《数字钟的设计》 专 业： 电气工程及其自动化 班 级： 电气五班 姓 名： 贺景曼 指导教师： 王慧 完成日期： 2011年12月22日 目 录 1 设计概述……………………………………………..…………1 2 设计条件和技术要求………………………………..……3 3 设计原理及整机方框图………………………….………4 4 各部分电路的设计及实现………………………………5 5 总体电路图设计……………………………....….……..…9 6 安装与调试………………………………….….……..….…11 7 心得体会…………………………………….……….…..…..11 8 参考文献………………………………………...…….……..13 数字钟设计 一 设计概述： 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。 数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动装置等特点。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间显示及校时功能。 二 设计条件和技术要求： a 设计一台能直接显示时分秒的数字钟，要求24小时为一计时周期 b 当电路发生走时误差时，要求电路具有校时功能 c 设计电路主要采用中规模集成电路CMOS或TTL d 电源电压为+5V e 要求电路设计在数字电路实验箱上完成 三 设计原理及方框图 数字钟实际上是一个对标准频率（1H）进行计数的计数电路由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路 555构成的多谐振荡器 2．分频器的设计 由于震荡器输出的频率很高，所以需一定级数的分频电路。本设计方案中的分频器主要功能有两个：一是产生标准“秒”信号，二是提供整点报时电路所需要的1KHz的高音信号和500Hz的低音信号。这里选用三片中规模集成电路计数器74LS90即可满足上述功能，因三片级联则可获得所需频率信号，即第一片的Q0输出频率为500Hz，第二片的Q3输出频率为10Hz，第三片的Q3输出频率为1Hz。 3. 时间计数电路的设计 秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。。有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：分和秒计数器都采用60进制计数器，计数规律均为00，01，02------58，59，00，01------，因此个位均选用十进制计数器74LS90，十位均选用十二分频计数器74LS92，再将它们级联则可组成60进制计数器。十进制计数器是一个“12翻1”的特殊计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为01时00分00秒，实现日常生活规律，所以时个位选用一片四位二进制同步可逆计数器74LS191，十位选用双上升沿D触发器74LS74，再加上适当的与非门和异或门级联则可满足要求。电路图如下： 4．译码显示电路 译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。这里所选用的译码器就是常用的BCD译码/驱动器74LS48，其中A1、