西安邮电大学集成电路版图的设计chapter3 part2集成电路物理结构与的设计流程.ppt

CMOS集成电路版图 邓军勇 djy@xiyou.edu.cn 029第三章 版图设计 3.1 3.2 3.3 3.4 3.5 3.6 3.2分层和连接 导体 扩散区 金属层 多晶层 阱层 隔离层：避免电气节点间产生“短路” 接触孔和通孔 注入层 结合使用四种类型的层就可以创建晶体管、电阻、电 容以及互连。 版图器件层 3.2.1多边形 多边形主要用于覆盖无法用简单矩形覆盖的区域，如单元边界、晶体管、n阱、接触、扩散区及晶体管栅极。 3.2.1多边形 多边形的优势 圈起形状奇特的区域 易于绘制、增加、减少、拼接 多边形的缺点 不易修改 数据存储量大 3.2.2线形 由起点、终点、中间顶点及宽度值定义的一种几何形状。 主要用于连接器件，传送信号 通常采用“曼哈顿”几何形状，即所有的转角都是90o 3.2.2线形 线形的优势 存储数据小 屏幕刷新时间短 占用内存、cpu时间少 通过线形的merge生成多边形 3.3晶体管版图简介 3.3晶体管版图简介 3.3晶体管版图简介 3.3 晶体管版图简介 晶体管的长度、宽度是两个最重要的参数（尺寸参数） 长度： 版图角度，源极、漏极间的距离，通常比宽度小 性能角度：管子导通时，为了形成一个可测的电流，载流子所必须移动的距离 制造角度：多晶能够可靠制造的最细线条的宽度 宽度： 电流流经的沟道的宽度 为了提高电路速度，总是希望晶体管的宽长比越大越好。 但宽长比并不总是越大越好 3.3.1 衬底连接 3.3.1 衬底连接 3.3.2 导体和接触孔 导体层 1PNM 接触孔和通孔 Contact Via 隔离物 层叠式通孔 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 物理设计的目标之一：整个芯片面积最小 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 NAND2-NOR2 Layout Comparison 3.3.3 FET阵列设计 3.3.3 FET阵列设计 NOR3/NAND3 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 实例1和2的对比 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.3 FET阵列设计 3.3.4 FET阵列设计 基本规则 图形和阵列尽量规则，避免采用多边形，以便得到最大的密度 n+、p+和栅能共享则共享 电源、地线一般采用水平方向的金属线，置于布局布线区的上、下方 3.3.4 FET阵列设计 基本规则 棍棒图（stick diagram）：用不同的颜色代表不同的工艺层，布线为有色线条且服从构成芯片的规则。 3.3.4 FET阵列设计 基本规则 3.3.4 FET阵列设计 基本规则 3.3.4 FET阵列设计 基本规则 3.3.4 FET阵列设计 基本规则 3.3.4 FET阵列设计 3.3.4 Stick Diagram Example 3.4 设计规则 设计规则是指进行版图设计时必须遵守的一系列准则，包括最小尺寸、线间距离以及其他几何量的数值，这些数值则是根据工艺线的极限制定的。 3.4工艺设计规则 版图设计中的基本概念 DRC：Design Rule Check设计规则检查 ERC：Electrical Rule Check电气规则检查 LVS：Layout versus Schematic版图与电路图对照 3.4.1 宽度规则 宽度规则 Minimum width Exact width 3.4.1宽度规则 3.4.2 间距规则 间距规则(space rule)指两个多边形之间的最小距离。用来避免在两个多边形之间形成短路。 节距（pitch），由宽度规则和间距规则共同定义。 间距（space）：边到边的距离——版图设计人员 节距（pitch）：两条边中心线之间的距离——制造业人员 3.4.2 间距规则 由于违反多晶硅与接触孔之间的间距规则而造成的短路现象。 3.4.3 交叠规则 交叠规则（overlap rule）定义了一个多边形与另一个多边形之间相交叠或相包裹的最小尺寸限制。 交叠规则用以确保电路的连接关系不因制造工艺的细微偏差而遭破坏。 3.4.3 交叠规则 可能无法制造或短路 常见工艺误差 违背设计规则带来的问题 违背设计规则带来的问题 违背设计规则带来的问题 基本结构的版图 基本的掩膜工