基于FPGA的内置并行CRC校验的UART.pdfVIP

下载本文档

43
0
约1.51万字
约 4页
2017-09-13 发布于重庆
举报
版权申诉

基于FPGA的内置并行CRC校验的UART.pdf

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

总线与网络文章编号：1001-9944(2013)02-0030-03 基于FPGA 的内置并行CRC 校验的UART 张增波，陈仲林，肖刘（中科院研究生院中科院电子学研究所，北京 100190）摘要：基于串行异步收发器（UART ）的通信中经常用到循环冗余校验（CRC ），常见的CRC 校验电路多为串行校验，校验所需时钟周期较多，基于查找表或输入矩阵转换的并行算法，需要存储余数表，占用大量的硬件资源。该文利用输入和校验多项式的逻辑关系，成功地将基于字节的并行CRC校验算法运用于UART控制器中，在Xilinx公司的可编程门阵列（）芯片上验证通过，可实现连续多个字节校验。校验一个需要时钟周期，降低了 FPGA bit 1/8 校验所需时钟频率，提高了通信的效率，保证了通信的可靠性。关键词：可编程门阵列；循环冗余校验；并行计算；同步校验；VHDL ；串行异步收发器中图分类号：文献标志码： TN91 B Implementation of UART with Parallel CRC Based on FPGA ，， ZHANG Zeng-bo CHEN Zhong-lin XIAO Liu （，，，） Graduate Chinese Academy of Sciencer Institute of Electronic Chinese Academy of Sciencer Beijing 100190 China ：（）， Abstract In data communication based on universal asynchronous receiver and transmitter UART cyclic redundancy ，，， cod or CRC is usually used. The familiar CRC circuits are serial this kind circuit takes one cycle per bit. Parallel arithmetic based of look-up table or converted input matrix requires mounts of memories to storage the residue data. Take up a lot of hordware resources. The method here utilizes the logic relationship between input and residues are brought to UART controller. It was implemented on field programmable gate array （） FPGA from Xilinx. It takes only eighth cycle