集成触发器.pptVIP

4.3 集成触发器 4.3.1 电平触发器 4.3.1 电平触发器RS、D、JK时钟触发器都是电平触发方 式,即在CP为高电平(低电平)期间,输出 端的状态与输入信号有关。电平触发的触发器 在整个有效电平期间如果输入信号发生了变化, 输出状态也可能发生变化,有可能出现在一个 在一个 CP作用下发生多次翻转的现象称为空翻 CP作用下发生多次翻转的现象CP D Q4.3.2 主从触发器 4.3.2 主从触发器 互补时钟控 Q Q 制主、从触 1.主从RS触发器 1.主从RS触发器 发器不能同 G G 2 时翻转 1 (1)电路结构 (1)电路结构 G G 4 3 从触发器 从触发器 CP′ Q′ Q′ 1 G G G 9 6 5 主触发器 主触发器 G G 8 7 R S CP(2)工作原理 (2)工作原理 当CP1时 CP′0 Q Q G G 2 1 G G 4 3 CP′ 0 从触发器被封锁, Q′ Q′ 保持状态不变, 1 G G G 9 6 5 主触发器工作, 如果R0、S1, G G 8 7 主触发器Q′1 1 R S CP当CP从1跃变为0 Q Q G G 2 1 G G 4 3 CP0 CP′1,主 1 CP′ 触发器被封锁,输 Q′ Q′ 入信号R、S不影响 G 1 G G 9 6 5 主触发器的状态, 从触发器接收主触 G G 8 7 发器输出端状态 Q′1,从触发器 R S CP 翻转到Q1 。 0 主从RS触发器的翻转是在CP从1变为0时发生 的,CP变为0后,主触发器被封锁,状态不受 R、S输入信号影响,因此不会有空翻现象。 主从RS触发器的逻辑功能和前面的时钟RS触 发器相同,不同的是时钟RS触发器在CP1期 间都可能触发翻转,主从RS触发器只在CP下 降沿触发翻转。 2.主从JK触发器 2.主从JK触发器 (1)电路结构 (1)电路结构 Q Q 互补时钟控 G G 2 制主、从触 1 发器不能同 时翻转 从触发器 G G 4 3 CP′ Q′ Q′ G 1 G G 9 6 5 主触发器 G G 8 7 J K CP(2)工作原理 (2)工作原理 Q Q 当CP1时 CP′0 G G 2 1 G G 4 3 CP′ 0 Q′ Q′ 1 G G G 9 6 5 从触发器被封 锁,保持状态 G G 8 不变,主触发 7 器工作。 J K CP 1当CP从1跃变为0 Q Q G G 2 1 G G 4 3 CP0 CP′1,主 CP′ 触发器被封锁,输 Q′ Q′ 入信号J、K不影响 1 G G G 9 6 5 主触发器的状态, 从触发器接收主触 G G 8 7 发器输出端状态 。 J K CP逻辑符号 逻辑符号 Q Q Q Q J K S R CP CP CP下降沿触发翻转 CP下降沿触发翻转例 主从JK触发器的输入信号如图所示,触发器 的初始状态为0。画出触发器输出的波形图。 CP J K Q 主从JK触发器克服了空翻,但却存在一次变 化问题,也就是在CP1时,JK中有一端引入 干扰信号,主触发器接受时其状态只能变化一 次,而干扰信号消失后,触发器无法恢复到干 扰前的正常状态,导致输出状态错误。为避免发生一次变化现象,在使用主从JK触 避免发生一次变化现象 发器时,要保证CP1期间,J、K状态不变。 要解决一次变化问题,应从电路结构入手,让 触发器只接收CP触发沿到来前一瞬间的输入 信号。这种触发器称为边沿触发器。 4.3.3 边沿触发器 4.3.3 边沿触发器 Q Q 1.维持阻塞D触发器 1.维持阻塞D触发器 G G 2 1 S R L 2 G G 4 3 CP L 1 S R L 3 G G 6 5 L 4 D 例已知维持阻塞D触发器的CP和D的波形, 画出触发器Q的波形。初始状态为0。 CP D Q2.利用传输延迟时间的边沿JK触发器 2.利用传输延迟时间的边沿JK触发器 Q Q G G 4 1 ≥1 ≥1 G G G G 6 2 3 5 G G 7 8 K J CP 例 已知具有传输延迟时间的边沿JK触发器 的输入信号如图所示,设触发器的初始状态 为0。试画出触发器输出的波形图。 CP J K Q3.CMOS主从结构的边沿D触发器 3.CMOS主从结构的边沿D触发器 Q′ Q Q CP CP G G G G 1 3 2 4 Q′ D 1 1 1 TG 1 TG 1 3 CP CP CP CP TG TG 4 2 CP 从触发器 CP 主触发器4.3.4 触发器的异步输入端 4.3.4 触发器的异步输入端 触发器在实际