EDA实验报告实验三：序列信号发生器与检测器设计++++.docVIP

Nb大学实验报告 学生姓名： EDA教父 学 号： 6100xxxx99 专业班级： 通信 实验类型：□ 验证 □ 综合 □ 设计 □ 创新 实验日期： 2012-10-15 实验成绩： 实验三 序列信号发生器与检测器设计 一、实验目的 1、进一步熟悉EDA实验装置和QuartusⅡ软件的使用方法； 2、学习有限状态机法进行数字系统设计； 3、学习使用原理图输入法进行设计 二、设计要求 完成设计、仿真、调试、下载、硬件测试等环节，在EDA实验装置上实现一个串行序列信号发生器和一个序列信号检测器的功能，具体要求如下： 先用原理图输入法设计0111010011011010序列信号发生器，其最后6BIT数据用LED显示出来； 再设计一个序列信号检测器，检测上述序列信号，若检测到串行序列“11010”则输出为“1”，否则输出为“0”； 三、主要仪器设备 微机 1台 QuartusII集成开发软件 1套 EDA实验装置 1套 四、实验原理 1、序列信号发生器 CNT 0000 0001 0010 0011 0100 0101 0110 0111 ZOUT 0 1 1 1 0 1 0 0 CNT 1000 1001 1010 1011 1100 1101 1110 1111 ZOUT 1 1 0 1 1 0 1 0 复位信号CLRN。当CLRN=0时，使CNT=0000，当CLRN=1时，不影响程序运行，每来一个CLK脉冲CNT加一。 2、序列信号检测器 状态转移图： 五、实验步骤 1、信号发生器 1） 建立工作库文件夹，输入设计项目VHDL代码，如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY XLSIGNAL16_1 IS PORT( CLK,CLRN:IN STD_LOGIC; LED:BUFFER STD_LOGIC_VECTOR(5 DOWNTO 0); LEDOUT:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); ZOUT:OUT STD_LOGIC); END XLSIGNAL16_1; ARCHITECTURE one OF XLSIGNAL16_1 IS SIGNAL CNT:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL ZREG:STD_LOGIC; --SIGNAL CNT8:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN process(clK) begin case cnt is WHEN1000=LED=101001; WHEN1001=LED=010011; WHEN1010=LED=100110; WHEN1011=LED=001101; WHEN1100=LED=011011; WHEN1101=LED=110110; WHEN1110=LED=101101; WHEN1111=LED=011010; WHEN0000=LED=110100; WHEN0001=LED=101001; WHEN0010=LED=010011; WHEN0011=LED=100111; WHEN0100=LED=001110; WHEN0101=LED=011101; WHEN0110=LED=111010; WHEN0111=LED=110100; WHEN OTHERS=LED=NULL; END CASE; END PROCESS; PROCESS(CLK,CLRN) BEGIN IF(CLRN=0)THEN CNT=0000;ELSE IF(CLKEVENT AND CLK=1)THEN CNT=CNT+1; END IF; END IF; END PROCESS; PROCESS(CNT) BEGIN CASE CNT IS