第四章 组合逻辑电路(杨志忠 第三版).pptVIP

第4章 组合逻辑电路 4.1 概述 4.2 组合逻辑电路的分析与设计 一般分析步骤 ： 例 逻辑电路如图所示，试分析其逻辑功能。 4.3 编码器 当A3=1时， ，片0不工作，输出端Y0=0， ，片1工作，两个互补输出端输出数据，由于 ； 所以总输出端输出与片1输出相同。 ，片1不工作，输出端Y1=0， 而 ，片0工作， 当A3=0时， ， 总输出端输出 与片0输出相同，从而实现十六选一的功能。 ， 例2 用74HC151实现函数 解： 74HC151的输出 所以先将函数写成最小项表达式： 比较可知：D0=D1=D3=D5=D6=D7=1 D2=D4=0 这里利用数据输入作为控制信号来产生逻辑函数，变量A、B、C从地址端输入构成最小项mi，当Di=1时，相应的最小项在输出表达式中出现，当Di=0时，相应的最小项不出现，从而实现需要的逻辑函数。 画出逻辑图。 且只需要把函数变换成最小项表达式，而不需要进行函数化简，使用方便，但要注意地址输入端变量的接法。 2．数据分配器 数据分配器是数据选择器的逆过程。根据地址信号的要求，将一路数据分配到指定输出通道上去的电路，称为数据分配器。 通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器 用74LS138译码器实现的数据分配器 译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下： 接低电平， G1接高电平， 接数据线 D作为数据输入。 工作原理： 设地址信号为001，即选择的是 通道。而数据线上数据只有 两种：当D=1时， 不工作，输出全为1，即有 ，根据译码器功能表知此时译码器 通道输出也为1；当D=0时， ，且 ，G1=1，此时译码器工作，根据地址 信号，应是 输出有效低电平， 即有 通道输出为0，因此， 被分配到了 不论D为何值，总有 出和D相同，也就是说数据D 通道输 通道。 同理，当地址信号为其他通道时，数据D也相应的被分配到这些通道上去了。 74LS138实现的数据分配器功能表 1 1 1 1 1 1 1 D 1 1 1 0 D 1 1 1 1 1 1 1 D 1 0 1 1 0 D 1 1 1 1 1 1 D 1 1 1 0 1 0 D 1 1 1 1 1 D 1 1 1 0 0 1 0 D 1 1 1 1 D 1 1 1 1 1 1 0 0 D 1 1 1 D 1 1 1 1 1 0 1 0 0 D 1 1 D 1 1 1 1 1 1 1 0 0 0 D 1 D 1 1 1 1 1 1 1 0 0 0 0 D 1 A0 A1 A2 G1 输 出 输 入 6.6.1 加法器 计算机这样的数字系统中经常要进行各种信息处理，而这些处理总是依赖于算术运算和逻辑运算，加、减、乘、除这些算术运算都是转化为加法运算来实现的，因此加法运算是整个运算电路的核心。 能够完成二进制加法运算的逻辑电路。 1．半加器 半 加： 在做二进制加法运算时只考虑两个加数本身，而不考虑低位有无进位 。 半加器： 实现半加运算的逻辑电路。 加法器： 4.6 加法器和数值比较器 设Ai、Bi为两个1位二进制加数，Si为两数的和，Ci为向高位产生的进位。根据二进制加法运算规则得： 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Ci Si Bi Ai 输 出 输 入 逻辑函数表达式： 半加器真值表 即半加器可以由异或门和与门组成 ：　 全加 在做二进制加法运算时不仅考虑了两个加数本身，还考虑了来自相邻低位的进位，把这3个数相加，并根据求和结果给出向高位的进位信号。 全加器 实现全加运算的逻辑电路。 2．全加器 设Ai、Bi为本位两个加数，低位来的进位为Ci-1， Si为和，Ci为向高位产生的进位。 1 ０ 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 １ 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输 出 输 入 1 1 1 1 1 全加器真值表 由真值表可得全加器的逻辑表达式： 74LS148功能表 0 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 × 0 1 1 1 1 1 1 0 0 1 1 0 1 × × 0 1 1 1 1 1 0 0 1 0 0 1 × × × 0 1 1 1 1 0 0 1 1 1 0 × × × × 0 1 1 1 0 0 1 0 1 0 × ×