计算机组成技术第6章.pptVIP

下载本文档

11
0
约 72页
2017-09-27 发布于山西
举报
版权申诉

计算机组成技术第6章.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第6章存储系统 6. 1 存储器的分类与性能评价 6. 2 存储器访问的局部性原理与层次结构存储系统 6. 3 半导体存储器 6. 4 主存储器 6. 5 高速缓冲存储器Cache 第6章存储系统 6. 1 存储器的分类与性能评价第6章存储系统 6. 1 存储器的分类与性能评价第6章存储系统 6. 1 存储器的分类与性能评价第6章存储系统 6. 1 存储器的分类与性能评价第6章存储系统 6. 1 存储器的分类与性能评价第6章存储系统 6. 1 存储器的分类与性能评价 6. 2 存储器访问的局部性原理与层次结构存储系统第6章存储系统 6. 2 存储器访问的局部性原理与层次结构存储系统第6章存储系统 6. 2 存储器访问的局部性原理与层次结构存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统 6. 1 存储器的分类与性能评价 6. 2 存储器访问的局部性原理与层次结构存储系统 6. 3 半导体存储器第6章存储系统 6. 3 半导体存储器第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统 6. 3 半导体存储器第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统 6. 1 存储器的分类与性能评价 6. 2 存储器访问的局部性原理与层次结构存储系统 6. 3 半导体存储器 6. 4 主存储器第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统 6. 4 主存储器第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统第6章存储系统 6. 4 主存储器第6章存储系统 6. 1 存储器的分类与性能评价 6. 2 存储器访问的局部性原理与层次结构存储系统 6. 3 半导体存储器 6. 4 主存储器 6. 5 高速缓冲存储器Cache 第6章存储系统 6. 5 高速缓冲存储器Cache 第6章存储系统 6. 5 高速缓冲存储器Cache 低位交叉编址存储器低位交叉存储器可以将连续的指令和数据存储在不同的存储器模块中，有利于减少访问冲突。但是可靠性差，一旦一个存储体失效，整个存储空间将崩溃。 6. 4. 1 主存储器组成 6. 4. 2 提高主存储器访问带宽的方法 6. 4. 3 奔腾微机主存储器组成 6. 4. 4 存储芯片的发展请同学们自行阅读学习为了解决“主存储器的速度始终赶不上处理器的速度”的问题，在主存和处理器之间增加一级高速缓冲存储器Cache是一种非常有效的办法。Cache一般采用静态RAM实现，容量小于主存容量，因此速度大大高于基于动态RAM的大容量主存。 6. 5. 1 Cache的工作原理 CPU CPU发出访问主存的地址 MM 不久目标数据将肯定从主存送往CPU Cache 没有Cache，计算机照常工作，有了Cache, 计算机工作得快一点！ Cache的工作原理 CPU Cache MM CPU发出访问主存的地址这个主存地址Cache也同时收到若目标数据在Cache中(命中)则Cache将先于主存把数据送往CPU 若Cache没命中则主存迟早会把目标数据送往CPU 事实上，对于M体交叉访问的主存储器，给出一个主存地址在一个访存周期内能够读出M个字。根据程序访问的局部性原理，CPU将会继续访问这M个字。所以，通常在主存与Cache之间设置一条多字宽的局部数据线。