《Verilog数字系统设计教程》夏宇闻第四版思考题答案（第1章）.pdfVIP

《Verilog数字系统设计教程》夏宇闻第四版思考题答案（第1章） 1.什么是硬件描述语⾔？它的主要作⽤是什么？ 硬件描述语⾔是⼀种⽤形式化⽅式来描述数字电路和系统的语⾔。它的主要作⽤是：数字电路系统的设 计者利⽤这种语⾔可以⽤上层到下层（从抽象到具体）逐步描述⾃⼰的设计思想，⽤⼀系列分层次的模 块来表⽰及其复杂的数字系统。 2. ⽬前世界上符合IEEE标准的硬件描述语⾔有哪两种？它们各有什么特点？ 符合IEEE标准的硬件描述语⾔是Verilog HDL和VHDL两种。它们的共同特点是：能够形式化地抽象表⽰ 电路的⾏为和结构；⽀持逻辑设计中层次与范围的描述；可借⽤⾼级语⾔的精巧结构来简化电路⾏为的 描述；具有电路仿真与验证机制以保证设计的正确性；⽀持电路描述由⾼层到底层的综合转换；硬件描 述与实现⼯艺⽆关；便于⽂档管理；易于理解和设计重⽤。不同点在于Verilog HDL是⼀种⾮常容易掌握 的硬件描述语⾔，⽽VHDL掌握起来就⽐较困难。 3.什么情况下需要采⽤硬件描述语⾔的设计⽅法 在对逻辑电路及系统的设计的时间要求很短的情况下需要采⽤硬件描述语⾔的设计⽅法。 4.采⽤硬件描述语⾔设计⽅法的优点是什么？有什么缺点？ 优点是：与⼯艺⽆关。这使得⼯程师在功能设计，逻辑验证阶段，可以不必过多考虑门级及⼯艺实现的 具体细节，只需要利⽤系统设计时对芯⽚的要求，施加不同的约束条件，即可设计出实际电路。 缺点是：需要响应的EDA⼯具，⽽EDA⼯具的稳定性需要进⼀步的在⼯程中提升。 5.简单叙述⼀下利⽤EDA⼯具并采⽤硬件描述语⾔的设计⽅法和流程？ 采⽤⾃顶向下的设计⽅法：从系统级开始把系统划分为基本单元，然后再把每个基本单元划分为下⼀层 次的基本单元，⼀直这样做下去，直到可以直接⽤EDA元件库中的基本元件来实现为⽌。其基本流程主 要由两⼤功能部分组成：（1）设计开发，即从编写设计⽂档-综合到布局布线-电路⽣产这样⼀序列步 骤。（2）设计验证，也就是进⾏各种仿真的⼀序列步骤，如果在仿真过程中发现问题就返回设计输⼊ 进⾏修改。 6.硬件描述语⾔可以⽤哪两种⽅式参与复杂数字电路的设计? 复杂数字电路的设计和复杂数字电路的仿真验证。 7.⽤硬件描述语⾔设计的数字系统需要经过哪些步骤才能与具体的电路相对应？ 编写设计⽂件；功能仿真；优化，布局布线；布线后门级仿真。 8.为什么说⽤硬件描述语⾔设计的数字逻辑系统下具有很⼤的灵活性并可以映射到任何⼯艺的电路上？ 硬件描述语⾔的设计具有与⼯艺⽆关性。这使得⼯程师在功能设计，逻辑验证阶段，可以不必过多考虑 门级及⼯艺实现的具体细节，只需要利⽤系统设计时对芯⽚的要求，施加不同的约束条件，即可设计出 实际电路。 9.软核是什么？虚拟器件是什么？它们的作⽤是什么？ 把功能经过验证的，可综合的，实现后电路结构总门数在5000门以上的Verilog HDL模型称为软核。⽽把 由软核构成的器件称为虚拟器件。 10.集成电路⾏业中IP的含义是什么？固核是什么？硬核是什么？与软核相⽐它们各有什么特点？各适合 于什么场合？ 在集成电路⾏业中IP是知识产权（IntellectualProperty）的含义。把在某⼀现场可编程门阵列器件上实现 的经验证是正确的，总门数在5000门以上的电路结构编码⽂件称为固核。把在某⼀专⽤集成电路⼯艺的 器件上实现的经验证时正确的总门数在5000门以上的门电路结构版图掩膜称为硬核。 在⼯具实现⼿段和⼯艺技术尚未确定的逻辑设计阶段，IP核具有很⼤的灵活性，很容易借助EDA⼯具与 其他外部逻辑结合为⼀体。相⽐之下固核和硬核与其他外部逻辑结合为⼀体的灵活性要差很多。 11.简述Top_Down设计⽅法和硬件描述语⾔的关系？ Top_Down的设计⽅法是⾸先从系统设计⼊⼿，从顶层进⾏功能划分和结构设计。系统的总仿真时顶层进 ⾏功能划分的总要环节，⽽该过程需要采⽤硬件描述语⾔的⽅法。 12.System Verilog与Verilog有什么关系？适合于何种设计？ System Verilog是Verilog语⾔的拓展和延伸。Verilog适合系统级，算法级，寄存器级，逻辑级，门级，电 路开关级设计，⽽System Verilog更适合于可重⽤的可综合IP和可重⽤的验证⽤IP设计，以及特⼤型基于 IP的系统级设计和验证。