集成电路设计基础静恢复.pptVIP

12.4.2CVSL反相器(续)根据传输门理论，Q点与点Q的状态分别为，它说明了Q点的状态由A控制，通过n2管传输0电平。同时，又由Q信号控制p2管，传输1电平。而Q点的状态不仅由A信号控制n1管，负责传0，而且还靠Q信号控制p1管，负责传输1电平。它们是交叉反馈，交叉控制的。*2004/7/5第30页，共54页，星期日，2025年，2月5日12.4.2CVSL反相器(续)显然，只要A=1，n1管导通，Q为0，它加到p2管，使p2管导通，Q必然为1。而Q=1，又回过头来使p1管截止,对Q点无影响。同理，只要只要A=0，则n2管导通，Q显然为0，它加到p1管，使p1管导通，故Q必然为1。而Q=1，又回过头来使p2管截止，对Q点无影响。结果是*2004/7/5第31页，共54页，星期日，2025年，2月5日12.4.2CVSL反相器(续)由此可见，若不计及时延的话，Q与A同相，Q与A同相。代入传输门方程式，得显然，它是一对等价的CMOS反相器，如图所示。一个输入为A，输出为Q。一个输入为A，输出为Q。图12.14*2004/7/5第32页，共54页，星期日，2025年，2月5日12.4.3CVSL反相器:A=X1X2令A=X1X2，则。代入，得这说明了在NMOS组合网络中，一支是加A信号的，即是串联的；另一支是加A信号的，即是并联的。如图所示。所以，它既是与非门，又是与门，分别可从端Q和Q端输出。图12.15*2004/7/5第33页，共54页，星期日，2025年，2月5日12.4.4CVSL反相器:A=X1+X2取A=X1+X2则必有。代入得，可以发现，同前面的情况完全一样，NMOS组合网络也是一支串联，一支并联。不言而喻，其电路结构上与上例完全一样，仅仅把信号X1，X2与X1，X2交换一下位置就行。由此可见，同一个电路既可以是与非门，又是与门；它也可以是或非门，也是或门。故这类电路是一种多功能电路。其实，这两条NMOS树枝中，一支代表N管，另一支代表P管。通过正反馈，把P支映射到P型阵列。*2004/7/5第34页，共54页，星期日，2025年，2月5日12.4.5CVSL反相器:A=X1X2+X3X4取A=X1X2+X3X4，则可得，如图所示。注意，为简明标识逻辑起见，图中的管子符号被简化成了交叉线显然，这个电路是由一支串并联，另一支并串联组成。可以获得与或非、与或两种功能。图12.16*2004/7/5第35页，共54页，星期日，2025年，2月5日12.4.6CVSL反相器:A=(X1+X2)(X3+X4)取A=(X1+X2)(X3+X4)，则。可得，这个电路的构造与上例是相同的，一支是并串联，另一支是串并联。可见，只需将输入的原量与非量交换位置，上例电路就可直接使用。*2004/7/5第36页，共54页，星期日，2025年，2月5日12.4.7CVSL反相器:A=X1X2+X3(X4+X5)图12.17*2004/7/5第37页，共54页，星期日，2025年，2月5日12.4.7CVSL反相器(续)上面所有的例子都默认了两个限制：NMOS组合网络是由两支独立的树枝组成，其中一支代表着N阵列逻辑功能；另一支代表P阵列逻辑功能，彼此没有任何交叉链，因而所需晶体管的总数为2k+2。这两支传输门树枝都端接到地，即都传输0信号。*2004/7/5第38页，共54页，星期日，2025年，2月5日2004/7/5东?南?大?学射?频?与?光?电?集?成?电?路?研?究?所?2004/7/5集成电路设计基础静恢复*2004/7/5第1页，共54页，星期日，2025年，2月5日第12章CMOS静态恢复逻辑电路设计12.1引言12.2全互补标准CMOS电路12.3伪—NMOS12.4级联电压开关（CVSL）12.5差动错层CMOS四种逻辑电路*2004/7/5第2页，共54页，星期日，2025年，2月5日12.1引言第十章中我们讨论了反相器的工作原理和特性。以