触发器和时序逻辑电路设计 (2).pptVIP

电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235一、时序逻辑电路的分析方法时序电路的分析步骤：计算4第62页，共99页，星期日，2025年，2月5日例时钟方程：输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：1写方程式第63页，共99页，星期日，2025年，2月5日2求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第64页，共99页，星期日，2025年，2月5日3计算、列状态表00000101001110010111011100101110111100001010011000001100第65页，共99页，星期日，2025年，2月5日4画状态图、时序图状态图第66页，共99页，星期日，2025年，2月5日5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。第67页，共99页，星期日，2025年，2月5日例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式第68页，共99页，星期日，2025年，2月5日2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第69页，共99页，星期日，2025年，2月5日3计算、列状态表第70页，共99页，星期日，2025年，2月5日特性表时序图第30页，共99页，星期日，2025年，2月5日电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。第31页，共99页，星期日，2025年，2月5日带清零端和预置端的主从JK触发器RD=0，直接置001111001SD=0，直接置110001111第32页，共99页，星期日，2025年，2月5日带清零端和预置端的主从JK触发器的逻辑符号第33页，共99页，星期日，2025年，2月5日集成主从JK触发器低电平有效低电平有效CP下降沿触发第34页，共99页，星期日，2025年，2月5日与输入主从JK触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。第35页，共99页，星期日，2025年，2月5日四、边沿触发器1、边沿D触发器工作原理（1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。第36页，共99页，星期日，2025年，2月5日下降沿时刻有效（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为：边沿D触发器没有一次变化问题。第37页，共99页，星期日，2025年，2月5日逻辑符号第38页，共99页，星期日，2025年，2月5日集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触