FPGA应用与开发实践教程 课件 附A2 Verilog HDL基本语法.pptx

FPGA应用与开发实践教程 课件 附A2 Verilog HDL基本语法.pptx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

VerilogHDL基本语法

运算符及表达式

过程语句(initial、always)

块语句(begin-end、fork-join)

赋值语句

条件语句

循环语句

task和function说明语句

;一、VerilogHDL基本语法;(3)标识符

标识符(identifier)是程序代码中给对象(如模块、端口、变量等)取名所用的字符串。

由字母、数字字符、下划线(_)和美元符号($)组成,区分

文档评论(0)

balala11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档