FPGA应用与开发实践教程 课件 附A1 Verilog HDL程序模块及层次化设计方法.pptx

FPGA应用与开发实践教程 课件 附A1 Verilog HDL程序模块及层次化设计方法.pptx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

1;VerilogHDL语言是基于C语言发展起来的硬件描述语言,于1983年由GDA公司首创。

1995年VerilogHDL语言成为IEEE标准,编号:IEEEStd1364-1995。

VerilogHDL语言具有简捷、高效、易学易用、功能强大等优点,逐步为设计人员所接收和喜爱。

Verilog语言支持的EDA工具较多,适合于寄存器传输级(RTL)和门电路级的描述,其综合过程比VHDL简单,但在高级描述方面不如VHDL。

;二、VerilogHDL设计流程;4;5;6;7;8;9;10;11;12;13;14;15;16;17;18;19;VerilogHDL中内置

文档评论(0)

balala11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档