2025年FPGA经典笔试题+答案.docxVIP

2025年FPGA经典笔试题+答案

一、基础知识

1.FPGA的典型架构组成及各部分功能

FPGA（现场可编程门阵列）的核心架构由以下关键模块组成：

-可配置逻辑块（CLB,ConfigurableLogicBlock）：FPGA的逻辑核心，通常由多个查找表（LUT）、触发器（FF）和进位链（CarryChain）组成。LUT用于实现组合逻辑（如4输入LUT可存储16位真值表），FF用于时序逻辑，进位链优化加法器等算术电路的速度。

-输入输出块（IOB,Input/OutputBlock）：负责芯片与外部信号的交互，支持多种I/O标准（如LVDS、LVCMOS），包含驱动缓冲器、上拉/下拉电阻、差分对电路等，部分高端FPGA的IOB还集成了预加重（Pre-emphasis）和均衡（Equalization）功能以提升高速信号完整性。

-块RAM（BRAM,BlockRAM）：片上存储资源，用于缓存数据（如FIFO、查找表），典型容量为18Kb或36Kb（如Xilinx7系列的BRAM36），支持双端口访问，可配置为单端口、伪双端口或FIFO模式。

-数字信号处理模块（DSP,DigitalSignalProcessingBlock）：优化的乘加（MAC）单元，支持定点/浮点运算，部分DSP块集成乘法器、加法器、累加器及级联接口，适用于FFT、卷积等算法加速。

-时钟管理模块（CMT,ClockManagementTile）：包含锁相环（PLL）和数字时钟管理器（DCM），用于时钟倍频、分频、相位调整及去抖动，支持多时钟域同步。

2.SRAM型FPGA与反熔丝型FPGA的核心差异及应用场景

-存储介质：SRAM型FPGA通过静态随机存储器（SRAM）配置逻辑功能，掉电后配置数据丢失（需外部EEPROM或Flash存储比特流，上电时重新加载）；反熔丝型FPGA基于反熔丝（Anti-fuse）元件，编程时通过高电压熔断绝缘层形成永久连接，配置数据非易失。

-可重配置性：SRAM型支持无限次重复编程（在线升级），反熔丝型仅支持一次编程（OTP,OneTimeProgrammable）。

-功耗与可靠性：SRAM型因SRAM单元需持续供电维持配置状态，静态功耗较高；反熔丝型无静态功耗，抗辐射能力强（无电荷积累问题）。

-应用场景：SRAM型广泛用于原型验证、需要动态重构的通信系统（如5G基站波束赋形）；反熔丝型适用于航天、军事等对可靠性要求高、无需升级的场景（如卫星载荷）。

3.FPGA配置流程（从比特流下载到用户逻辑启动）

典型SRAM型FPGA的配置流程如下（以Xilinx7系列为例）：

1.初始化：FPGA上电后，配置引脚（如PROG_B）拉低，内部寄存器和配置存储器复位，释放PROG_B后进入配置模式。

2.检测配置源：FPGA通过MSEL引脚（模式选择）确定配置源（如SPIFlash、并行Flash、JTAG）。

3.加载比特流：配置源向FPGA的配置寄存器（CR,ConfigurationRegister）逐字节写入比特流（采用Xilinx的SelectMAP或SPI协议）。

4.校验与擦除：加载完成后，FPGA对比特流进行CRC校验（若校验失败，重新加载）；校验通过后，擦除内部配置存储器旧数据，写入新配置。

5.启动用户逻辑：配置完成后，FPGA进入初始化（Init）状态，完成内部逻辑初始化（如时钟树稳定、BRAM清零）；最后进入用户模式，用户逻辑开始运行。

4.FPGA与ASIC在设计流程、成本、灵活性上的主要区别

|维度|FPGA|ASIC|

|-|--|--|

|设计流程|基于预定义架构（CLB/BRAM/DSP），通过HDL或HLS编程，依赖综合/布局布线工具；周期短（数天至数周）|从晶体管级设计（或IP集成），需流片（Tape-out）；周期长（数月至半年）|

|成本|无NRE（非重复工程）成本，单片成本高（受工艺限制，高端FPGA价格数千美元）|NRE成本极高（先进工艺流片费用超千万美元），单片成本随产量降低|

|灵活性|支持在线重构（动态部分重构），适合需求迭代场景|流片后功能固定，修改需重新设计流片|

|性能功耗|受限于通用架构，面积/功耗效率低于专用ASIC（相同功能FPGA功耗可能高5-10倍）|定制化设计，面积/功耗优化更彻底