译码器与编码器.ppt

二、4位数值比较器第30页，共46页，星期日，2025年，2月5日真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。第31页，共46页，星期日，2025年，2月5日逻辑图第32页，共46页，星期日，2025年，2月5日三、比较器的级联集成数值比较器第33页，共46页，星期日，2025年，2月5日第1页，共46页，星期日，2025年，2月5日A1A02-4线译码器74LS139的内部线路输入控制端输出第2页，共46页，星期日，2025年，2月5日74LS139的功能表“–”表示低电平有效。第3页，共46页，星期日，2025年，2月5日74LS139管脚图一片139种含两个2-4译码器第4页，共46页，星期日，2025年，2月5日3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号第5页，共46页，星期日，2025年，2月5日逻辑表达式逻辑图电路特点：与门组成的阵列第6页，共46页，星期日，2025年，2月5日集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。第7页，共46页，星期日，2025年，2月5日真值表输入：自然二进制码输出：低电平有效第8页，共46页，星期日，2025年，2月5日74LS138的级联第9页，共46页，星期日，2025年，2月5日二、二－十进制显示译码器二---十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件。bcdefga第10页，共46页，星期日，2025年，2月5日按内部连接方式不同，七段数字显示器分为

共阳极和共阴极第11页，共46页，星期日，2025年，2月5日abcdfgabcdefg111111001100001101101e??七段显示器件的工作原理：第12页，共46页，星期日，2025年，2月5日显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端第13页，共46页，星期日，2025年，2月5日74LS49的功能表（简表）输入输出显示D?ABIa?g10XXXX0000000消隐8421码译码显示字型完整的功能表请参考网络资源。第14页，共46页，星期日，2025年，2月5日74LS49与七段显示器件的连接：74LS49是集电极开路，必须接上拉电阻bfacdegbfacdegBIDCBA+5V+5V第15页，共46页，星期日，2025年，2月5日2.5.2编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。一、二进制编码器二进制编码器的作用：将一系列信号状态编制成二进制代码。第16页，共46页，星期日，2025年，2月5日例：用与非门组成三位二进制编码器。---八线-三线编码器设八个输入端为I0?I7，八种状态，与之对应的输出设为A0、A1、A2，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。第17页，共46页，星期日，2025年，2月5日3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器，其功能真值表见下表：（输入为高电平有效，即是输入用原变量表示）第18页，共46页，星期日，2025年，2月5日由真值表写出各输出的逻辑表达式为：

用门电路实现逻辑电路：第19页，共46页，星期日，2025年，2月5日二、二---十进制编码器二---十进制编码器的作用：将十个状态