- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
verilog的考试试题及答案
一、单项选择题(每题2分,共20分)
1.Verilog语言中,用于定义模块的关键字是()
A.moduleB.defineC.functionD.task
2.以下哪种数据类型在Verilog中表示8位宽的寄存器变量()
A.reg[7:0]B.wire[7:0]C.int[7:0]D.real[7:0]
3.在Verilog中,always块敏感列表中使用()关键字表示电平触发。
A.posedgeB.negedgeC.@()D.@(posed
文档评论(0)