《数字电子技术 》课件第6章 (4).pptVIP

6.4边沿触发器

6.4.1边沿型JK触发器

1.电路组成图6-18边沿型JK触发器的逻辑图及逻辑符号当CP下降沿到达时，由于G3、G4的平均延迟时间比基本RS触发器的平均延迟时间长，因此在触发器状态转换完成之前，G3、G4的输出S、R将保持不变。当CP=0时，基本RS触发器的特征方程为通过上述分析可知，在CP=1期间，无论J、K的取值怎样变化，它只能影响导引电路的输出，不能改变触发器的状态，只有当CP下降沿到达时，触发器状态才会根据J、K、Qn的取值进行状态更新，获得新状态。因此，边沿型JK触发器的功能和主从JK触发器的功能一样。6.4.2维持阻塞D触发器

1.电路组成

维持阻塞D触发器的逻辑电路如图6－19（a）所示，图6－19（b）所示是其逻辑符号。图6－19维持阻塞D触发器的逻辑电路及逻辑符号(3)通过置1维持线锁住G5，这样D的变化不会影响Y6=1这个结果。

综上所述：在CP上升沿到来时，若D=0，触发器状态为0；若D=1，触发器状态为1，故有时称维持阻塞D触发器为数字跟随器。3.功能总结

1）状态真值表及简明真值表

表6－13是维持阻塞D触发器的状态真值表，表6－14为其简明真值表。表6－13维持阻塞D触发器的状态真值表表6－14维持阻塞D触发器的简明真值表2)特征方程

由表6－13可知，维持阻塞D触发器的特征方程为Qn+1=D3)激励表及激励图维持阻塞D触发器的激励表如表6－15所示，激励图如图6－20所示。图6－20维持阻塞D触发器的激励图4）时序图

维持阻塞D触发器的时序图如图6－21所示。图6－21维持阻塞D触发器的时序图 6.3主从触发器

主从触发器是克服空翻现象的一种电路，它的示意图如图6－8所示。主触发器接收外加信号，它的输出作为从触发器的输入，而从触发器的输出则作为整个触发器的最终输出。主从触发器均是钟控触发器，因此它们工作与否取决于CP信号。图6－8主从触发器示意图在CP由0跳变到1时，主触发器的导引门被打开，同时从触发器的导引门被关闭。主触发器接收外加信号，它的输出只能在从触发器输入端等待。由于从触发器此时被关闭，故输出没有变化。

在CP由1跳变到0时，主触发器的导引门被关闭，拒绝接收外加信号，主触发器的输出不变。但此时从触发器的导引门却被打开，原等在输入端的信号（主触发器的输出）确定了从触发器的输出，即整个触发器输出状态只在CP的下降沿时才能确定。

综上所述，在一个完整的CP脉冲作用下，整个触发器状态只翻转了一次，克服了空翻现象。6.3.1主从RS触发器

1.电路组成

图6－9（a）所示电路是由两个钟控RS触发器和一个非门组成的主从RS触发器，其中G5～G8门组成了主触发器，G1～G4门组成了从触发器，CP信号除直接加到主触发器外，还经过G9门反相后加到从触发器。图6－9（b）是主从RS触发器的逻辑符号，符号中CP端的小圆圈表示下降沿触发。图6－9主从RS触发器信号只能在从触发器输入端等待。由于从触发器被关闭，故输出端仍保持原状态。主从RS触发器的状态真值表、简明真值表、特征方程和激励表（激励图）与钟控RS触发器的相同。

通过以上分析可知，主从RS触发器显然在CP=1期间接收了外加信号，但输出端并不改变状态；只有当CP下降沿到来时，状态才发生翻转，即在一个CP期间克服了空翻现象。但主从RS触发器在CP=1时，S和R之间仍然有约束，可能出现输出状态不定现象。图6－10主从JK触发器2.工作原理

1）CP=0

当CP=0时，主触发器始终关闭，根本不接收外加信号，故输出状态肯定不会改变，即Qn+1=Qn2）CP=1(1)J=K=0。当J=K=0时，主触发器的状态和CP=0时的完全一样，输出状态不会改变，具有保持功能，即通过以上分析可知，不论原状态是1还是0，当J=0，K=1时，在CP作用下，最终状态总是为0态，具有置0功能，即(3)J=1，K=0。J=1，K=0的情况与J=0，K=1的情况正好相反，无论原状态如何，当J=1，K=0时，在CP作用下，最终的状态总是为1，具有置1功能，即综上分析可知道，当输入J=K=1，在CP作用下，新状态总是和原状态相反。这种功能称为计数功能，即3.功能总结

1）状态真值表及简明真值表

主从JK触发器的状态真值表如表6－7所示，简明真值表如表6－8所示。2）特征方程

由表6-7写出主从J-K触发器的特征方程：3）激励表及激励图