《计算机系统结构》总复习-习题.pptVIP

作2.15某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令三类，并假设每个地址字段的长度为6位。如果双地址指令有15条，单地址和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。如果三类指令的比例为1：9：9，问双地址指令、单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。logo解：双地址指令15条，地址码：0000～1110单地址指令26－1＝63条，地址码：11110000001111111110零地址指令64条，地址码：11111111110000001111111111111111第三章存储系统（P130）*长期存在的问题：在合理的总价格限制下，单纯性主存设备的速度跟不上CPU的发展，容量不能满足软件尺寸扩大。本章学习两种提高主存系统性能/价格比的结构化方法：并行存储器与存储层次技术。后者为主。例3.1假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90％，则采用Cache后，能使整个存储系统获得多高的加速比？解：12例3.2假设高速缓存Cache的访问周期为50ns，主存的访问周期为400ns，且Cache被访问命中的概率为95％，则采用Cache后，能使整个存储系统等效的访问周期为多少？获得多高的加速比？01解：02第四章输入输出系统（P208）*输入输出系统是计算机系统中实现各种输入输出任务的资源总称。它包括各种输入输出设备、相关的管理软件等等。由于输入输出设备的特殊工作性质使其数据吞吐率通常远低于主机，设计输入输出系统就是要建立数据交换的最佳方案，使双方都能高效率地工作。本章重点是中断优先级管理、通道流量设计。4.1基本输入输出方式(P212)01程序控制I/O方式02中断I/O方式03DMA方式04通道方式05I/O处理机方式4.2中断优先级管理(P219)*中断是为实时任务优先获得处理机资源而采用的一种调度技术，当系统中存在多个中断源时必须根据实时性强弱设定优先顺序，这也被称为中断的分级。为了兼顾中断响应的时效与配置的灵活，通常采用两套机制结合组成中断优先序管理体系。(1)硬件响应优先序：未被屏蔽的几个中断源同时提出申请时，CPU选择服务对象的顺序。它由硬件电路实现，用户不能修改。如P226图4.11所示。(2)软件服务优先序：在各中断服务程序开头，用软件设置自己的中断屏蔽字（在主程序中也设置）。以此改变实际服务顺序(P230)。例如某个硬件响应优先级高的中断源，其中断服务程序执行中屏蔽了自身，而开放了某个硬件响应优先级比它低的中断源，后者就可以在前者刚开放中断时就打断它，从而在实际上先得到服务。中断服务过程示意图如P231图4.14所示。由于常规用户主程序对处理机的需求紧迫性最低，所以它的中断屏蔽字是“全部开放”。(3)实例分析：屏蔽字表、中断服务过程图。例4.1（P230倒数第8行开始）作业4.5已知中断服务请求次序为1-2-3-4，现改为3-2-4-1，（1）设计中断屏蔽码处理机运行主程序时，同时D1和D2 q请求中断，而在运行中断源D2时，D3和D4又同时请求，请画出程序运行过程示意图解：(1)中断屏蔽字表如下图；(令1对应屏蔽，0对应开放)(2)中断过程示意图如下图。*例4.1设中断级屏蔽位为“0”对应于开放，1对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下：(1)当中断响应的优先次序为1、2、3、4，其中断处理次序是什么？(2)所有的中断处理各需要3个单位时间，当正在运行用户程序时，同时出现第2、3级中断请求，过2个单位时间，又同时出现第1、4级中断请求，请画出程序运行过程示意图。中断处理程序级别中断级屏蔽位第1级第2级第3级第4级1级2级3级4级1111100111000110【解答】(1)当中断响应的优先次序为1、2、3、4，其中断处理次序是1、3、4、2。(2)运行过程示意图如下：用户程序中断处理程序中断请求t411234324.3通道处理机(P233)*(1)定义：通道处理机（简称通道）是隶属于主处理机的输入输出专用协处理机。(2)特点：有一套输入输出功能很强的专用指令系统；与主处理机共享主存，存放相应的程序和数据；一个通道可以连接多台外部设备；主处理机可用启动I/O指令来启动一个通道；当通道访存与主处理机冲