数字电路触发器详解.pptVIP

广东工业大学自动化学院5.4脉冲触发的触发器三、脉冲触发方式的动作特点1.触发器的翻转分两步动作。第一步：在CLK＝1（有效电平）时，主触发器接受输入信号，从触发器被封锁，Q的状态保持不变；第二步：在CLK?到达后，从触发器按主触发器状态翻转。即Q的状态变化发生在CLK的下降沿。触发器在每个CLK期间输出状态只能改变一次。目前四十六页\总数八十四页\编于二十一点5.4脉冲触发的触发器广东工业大学自动化学院┐表示延迟输出，即上升沿动作有小圆圈表示CLK=0期间接收信号注：若CLK以低电平为有效状态时，则Q的状态变化发生在CLK的上升沿（↑）。见课本P251图P5.11目前四十七页\总数八十四页\编于二十一点广东工业大学自动化学院5.4脉冲触发的触发器2.在CLK=1（有效电平）期间，输入信号都将对主触发器起作用。出现的问题：在CLK=1（有效电平）的期间，如果输入信号发生变化，若直接用CLK下降沿到达时的输入信号去判断输出状态，有可能出现判断错误。主从JK触发器在CLK＝1期间，不论JK端发生了多少次变化，主触发器只可能翻转一次。称为JK触发器的一次变化问题目前四十八页\总数八十四页\编于二十一点5.4脉冲触发的触发器广东工业大学自动化学院CLKRSQ010010初始状态目前四十九页\总数八十四页\编于二十一点广东工业大学自动化学院5.4脉冲触发的触发器Q1000011100初始状态JCLKK一次变化问题一次变化问题目前五十页\总数八十四页\编于二十一点广东工业大学自动化学院5.4脉冲触发的触发器脉冲触发的触发器对输入信号的要求：只有在CLK=1的全部时间里，输入信号保持不变，用CLK下降沿到达时的输入状态来决定触发器的次态才能保证是正确的。否则，就必须考虑在CLK=1期间输入状态的全部变化过程，才能确定CLK下降沿到来时触发器的次态。目前五十一页\总数八十四页\编于二十一点广东工业大学自动化学院5.5边沿触发的触发器由于脉冲触发的触发器在CLK=1的期间，如果输入信号发生变化时，若直接用CLK下降沿到达时的输入信号去判断输出状态，有可能出现判断错误，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新的状态）仅决定于CLK的下降沿（或上升沿）到达时刻输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。目前主要有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。目前五十二页\总数八十四页\编于二十一点广东工业大学自动化学院5.5边沿触发的触发器一、利用CMOS传输门的边沿触发器1.电路结构TG1和TG4的工作状态相同TG2和TG3的工作状态相同目前五十三页\总数八十四页\编于二十一点5.5边沿触发的触发器广东工业大学自动化学院2.工作原理（1）CLK=0时010导通截止TG1导通，TG2断开——输入信号D送入FF1，Q1跟随D端的状态变化，即Q1=D。DDD?截止导通TG3断开，TG4导通——反馈通路接通，FF2自锁，维持原来的状态不变。目前五十四页\总数八十四页\编于二十一点5.5边沿触发的触发器广东工业大学自动化学院2.工作原理（2）CLK↑(上升沿)到达时101截止导通TG1断开，TG2导通——输入不能D送到FF1，Q1保持原输入状态不变。导通DD?截止D?DTG3导通，TG4断开——FF1的状态送到Q端，Q=Q1=D。这是一个上升沿触发的D触发器。目前五十五页\总数八十四页\编于二十一点广东工业大学自动化学院5.5边沿触发的触发器3.特性表1X10X0XXX4.图形（逻辑）符号触发器的状态仅仅取决于CLK信号上升沿到达前瞬间的D信号QQC1CLK1DDCLK没有小圆圈表示上升沿触