《时序逻辑电路》课件.pptxVIP

2.11时序逻辑电路

时序逻辑电路结构模型一个逻辑电路，它在任一时刻的输出状态不但与当时的输入状态有关，而且还与电路之前的状态有关。InputXOutputZ驱动信号W状态信号Q存储电路组合电路

目录8位数据输入与显示实验串入并出移位寄存器锁存器和寄存器及其实验

锁存器描述锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号。锁存：把信号暂存以维持某种电平状态。

八D锁存器74HC37374HC373：带三态输出的并入并出八D电平触发锁存器D[7:0] 输入数据线Q[7:0] 输出数据线LE 锁存输入信号OE 允许输出信号

八D锁存器74HC37374HC373电路原理图

八D锁存器74HC373三态门D锁存器OE=1时，8位输出Q0~Q7呈高阻状态；OE=0时，锁存器L1~L8的输出出现在输出Q0~Q7上。

八D锁存器74HC3730/1LE=1时，锁存器打开，锁存器的输出随输入变化；LE=0时，输入信号被锁存，之后锁存器的输出不随输入变化。

八D锁存器74HC373特性表输入内部锁存输出Qn功能描述LEDn1×××高阻总线隔离0×00锁存00×11锁存1000透明传输1111透明传输

八D锁存器74HC373QLEDOE高阻透明传输锁存透明传输锁存

?关键知识点从存储数据的角度来看，74HC373是电平触发电路，如果输入数据的刷新可能出现在控制（使能）信号开始有效之后，则只能使用锁存器，它不能保证输出同时更新状态。在实际的应用中，由于数据与CPU是独立变化的，当外部的数据进入CPU时，势必不能稳定地读入，唯一的办法就是通过“读”信号将数据以锁存状态读入，因此D锁存器常用于向CPU输入数据。

寄存器暂时寄存包裹；每个储物柜只能寄存一个包裹。寄存器：数字系统中用来存储二进制数据的逻辑部件；寄存器基本组成单元为“触发器”1个触发器可存储1位二进制数据

寄存器74HC374集成电路74HC374为8通道上升沿触发锁存器带三态输出的并入并出八D触发器(8位寄存器)。

寄存器74HC374D[7:0] 输入数据线Q[7:0] 输出数据线CP 时钟脉冲信号OE 允许输出信号

寄存器74HC374置1置0置1置1回顾维持阻塞D触发器的时序图：CPDQQ_74HC374的基本组成是维持阻塞D触发器。

寄存器74HC374三态门与74HC373相同CPDQCP为高或低时，不管输入如何，触发器输出保持原状态不变；CP上升沿到来时，触发器输出变为与输入D该时刻同样的状态。

寄存器74HC374特性表输入内部寄存输出Qn功能描述CPDn1×××高阻总线隔离××00寄存0××11寄存↑000触发↑111触发

?关键知识点因此，使用D触发器的寄存器常用于CPU的数据输出。当数据来自于CPU内部时，在“写”信号的作用下，将数据读入寄存器，在输出端口输出数据。与此同时，CPU的输出数据与写信号同步地连续不断地刷新寄存器，在输出端输出数据。

小结各位数据在时钟脉冲的作用下同时读入、输出的方式，如：74HC373、74HC374并行输入、输出方式优点运行速度快、吞吐量大，常用于计算机的局部总线上，俗称并行总线，以实现数据的运算、存储和短距离通信缺点线路复杂、成本高、不利于实现计算机之间的远距离通信

小结从存储数据的角度来看，74HC373八D锁存器与74HC374八位寄存器具有类似的逻辑功能74HC373与74HC374区别74HC373是电平触发，74HC374是脉冲边沿触发应用场合两者有不同的应用场合，主要取决于控制信号与输入数据信号之间的时序关系，以及控制存储数据的方式

小结应用场合如果输入数据