EDA应用技术 第2版 课件 02_VHDL顺序语句课件.ppt

电子工业出版社《EDA应用技术(第2版)》编制王真富**VHDL的顺序语句只能出现在进程(process)、过程(procedure)和函数(function)中，利用顺序语句可以描述数字逻辑系统中的组合逻辑电路和时序逻辑电路。VHDL程序中常见的顺序语句有：赋值语句、流程控制语句、wait语句、子程序调用语句、空操作语句、断言语句、report语句等。项目5VHDL的顺序语句1.顺序赋值语句顺序赋值语句是出现在进程、过程和函数中的赋值语句，有信号赋值语句和变量赋值语句。它们的格式如下： 变量名:=表达式； 信号名=表达式；变量赋值具有局部特征，它的赋值是立即发生的。信号赋值具有全局特征，它可以作为一个设计实体内部各单元之间数据传送的载体，还可通过信号进行实体间通信。信号在顺序语句中的赋值发生在一个进程结束或子程序调用完成以后，信号的赋值有一定的延时。项目5VHDL的顺序语句【例5.1】变量赋值和信号赋值的应用项目5VHDL的顺序语句信号“scnt”与变量“vcnt”都从0开始加1计数，但是信号计数输出“sigcnt”值比变量计数输出“varcnt”值延迟一个时钟周期。相当于信号赋值是通过寄存器赋值，而变量赋值是直接赋值。2．流程控制语句流程控制语句通过对条件的判断来决定执行哪一条或几条语句，常用的流程控制语句有if语句、case语句、loop语句等。（1）if语句if语句是通过对分支条件的判断决定执行哪个分支的顺序语句。if语句的常用格式有以下三种。①单分支if语句。单分支if语句格式如下：If条件判断表达式then顺序执行语句；endif；当程序执行到单分支if语句时，如果if的判断条件为真，则if语句所包含的顺序执行语句将被执行；否则，不做任何操作。项目5VHDL的顺序语句【例5.2】单分支if语句的应用项目5VHDL的顺序语句在组合电路中使用单分支if语句，从“in_a”到“out_a”产生的是锁存器；在时序电路中使用单分支if语句，从“in_b”到“out_b”产生的是寄存器。②两分支if语句。两分支if语句格式：If条件判断表达式then顺序执行语句1；else顺序执行语句2；Endif；当if条件成立时，程序执行then和else之间的顺序执行语句；当if语句的条件不成立时，程序执行else和endif之间的顺序执行语句，即根据所指定的条件是否满足，程序可以选择两条不同的执行路径，可以看成是一个二选一数选择器。项目5VHDL的顺序语句【例5.3】两分支if语句的应用项目5VHDL的顺序语句从两分支if语句寄存器传输级综合效果图中可知，两分支if语句是一个二选一数据选择器。③多分支if语句。多分支if语句的格式：if条件判断表达式1then 顺序语句1;elsif条件判断表达式2then 顺序语句2; …elsif条件判断表达式nthen 顺序语句n;else 顺序语句n+1;endif;项目5VHDL的顺序语句没有else分支的格式：if条件判断表达式1then 顺序语句1;elsif条件判断表达式2then 顺序语句2; …elsif条件判断表达式nthen 顺序语句n;endif;多分支if语句执行多选择控制功能，允许在一个语句中出现多重条件，即条件嵌套。当满足所设置的多个条件之一时，就执行该条件后的顺序执行语句。【例5.4】多分支if语句的应用项目5VHDL的顺序语句从多分支if语句寄存器传输级综合效果图中可知，输出“out_a”的多分支if语句最后加了else分支，没有产生锁存器；输出“out_b”的多分支if语句最后没有加else分支，产生了锁存器，而且前面还产生了一个3输入的“或门”等资源消耗。（2）case语句case语句的格式如下：case判断表达式iswhen选择项值1=顺序语句1；when选择项值2=顺序语句2；…when选择项值n=顺序语句n；whenothers=顺序语句n+1；endcase;当执行case语句时，首先计算判断表达式的值，然后根据条件句中与之相同的选择值对应的顺序语句执行，最后结束case语句。选择项可以是一个值，也可以是多个用“值|值|值”表示的值，还可用“值to值”约束一个范围，但选择项不能有重复。项目5VHDL的顺序语句使用case语句注意点：①条件句中的“=”是操作符，它相当于if语句中的“