数字电路课程设计参考题目 .pdfVIP

数字设计课程设计参考题目

课程设计是本课程重要的实践环节，主要培养学生在资料查询及综述、综合研究分析和论

文表达等方面的能力。

本参考题目根据教学内容的安排给出，学生通过3—5人组队选择题目完成，也可以针对

教学内容自行拟定研究题目。

每个学生在课程的每个部分都应该参与一项课程设计研究，研究结果采用论文形式，以纸

质文件方式上交（可以采用手写或打印）。论文应该反应自己真实的研究结果，不得有抄袭

现象。

第一部分：数字逻辑的标准设计

第1章数字系统的标准设计

第2章逻辑单元的电路设计

第3章信号编码与运算

1课堂上通过对教材第4章逻辑定理T15的讨论，建立了数字系统的标准和表达方式，并

分析讨论了最小项的特点以及1的列表表达。请根据教材P191中T15’的展开定理，仿照

课程讨论方式建立起另一种标准运算表达标准积表达，并分析讨论最大项以及0的列表表

达；并以教材P409页介绍的7段译码器为例，分别实现其标准和设计及标准积设计（写出

各输出方程的运算表达式，并使用逻辑符号连接画出逻辑图；最后对比2种设计方式的结果

（成本、运算速度等）进行分析讨论。

2考虑1x的2输入与非门设计，将开路门设计与标准设计对比，若要求保持高低电平的容

限和驱动能力对称，则开路门设计的面积会是标准设计的多少倍？（要求得出开路门中上拉

电阻的表达式：与电平容限的关系。但忽略该电阻的面积。）通过上述研究，分析开路门的

应用特点及可能的应用范围。

3除了采用CMOS结构实现逻辑外，逻辑电路还可以采用其他方式实现，例如二极管逻辑、

TTL逻辑、ECL逻辑等。请查阅相关参考资料，分析各类逻辑电路的构成原理与特点，讨

论其应用范围。

4通过查阅相关资料，综合分析各类不同的ADC和DAC电路的原理、结构、性能特点和

应用范围

5请完成一个5位并行ADC的设计，要求使用该器件，能够将正负15V范围变化的模拟

电压转换为5位补码符号数输出，要求画出各局部单元的设计图，并完成编码转换电路的设

计（写出真值表及各输出逻辑的标准表达式，画出逻辑图）。

6根据现有计算机标准键盘的使用方式，设计键盘编码方案，将每次按键行为对应为一种

特定的编码，完成编码电路的设计。

7查阅相关资料，对数字信号信号传输和存储过程中的检错纠错编码方式进行分析讨论，

并设计相应逻辑电路实现。

第二部分：组合优化设计

第4章基于逻辑单元的组合设计

第5章基于功能单元的组合设计

第6章基于集成块的组合设计

1对于输入从3到16的与门和与非门，根据加圈设计，分析采用基本逻辑器件的电路实现

方案，分析其成本和运算时间，以及反相器的用量。

2参考课程对最小和的分析，讨论利用卡诺图进行最小积设计的方法，并利用该方法完成

类似课堂作业的内容。

3通过查找资料，分析讨论关于组合冒险的现象、来源、检测方法、消除方法等内容。

4对7段译码器，画出各段的卡诺图，利用无关项进行化简，写出对应的最小和、最小积，

并通过提取共享运算进行优化设计，得出最小成本的设计方案，并对最长延迟时间进行分析。

5分析双向总线控制采用三态门与数据选择器/分配器结合设计的原因，只使用一类器件会

存在什么问题？

6分析常数数值比较器电路的规范设计方法，并举例进行说明，并通过与变量数值比较器

对比，分析所设计电路的成本和运算时间。

7通过对串行加法器设置数据选择器，实现ALU的设计，要求能够完成尽可能多的实际

运算。给出设计的全部指令集合，详细说明数据选择器的设置和相关指令的作用。

8在大量数字系统的设计中，需要将输入信号与固定的系数（例如滤波器系数、各类变换

系数等）进行相乘。为了降低成本提高速度，需要考虑常数乘法器的设计：将输入信号与常

数进行相乘。请分析采用乘-累加方式进行常数乘法器设计的基本方法，并与变量乘法器对

比，分析由此得到的优化效果。

9分析采用FPGA单元进行设计的特点：以8位数值比较器的设计和按照乘-累加方式设计

8位乘法器为例，分析使用FPGA单元的数量和运算时间，写出各FPGA单元的输出方程。

并将设计方法与采用芯片上的逻辑单元进行设计对比。

第三部分：时序控制设计

第7章时序控制设计

第8章同步状态机设计

第9章计数器与移位寄存器

1目前典型的同步系统主要分为两类：