Allegro束缚规则设置 .pdfVIP

Allegro束缚规则设置--第1页

约束规则的设置

孙海峰

在PCB设计中规则设置是必不可少的，它也可以被称为DRC检查规则，用

来确定电路板的走线规则是否符合设计要求。在AllegroPCB的电路板设计过

程中，设计约束规则主要包括时序规则、走线规则、间距规则、信号完整性规

则等以及物理规则等设置。

首先，需要认识一下，AllegroPCB的约束管理器：

在PCB设计界面中，执行Setup/Constraints/ConstraintManager命令，

弹出AllegroConstraintManager对话框，如下图。

在约束管理器中，设计者可以对电路板的电气规则、物理规则、间距规则

等设计规则进行设置定义。约束规则可以按板层、网络或者区域进行设置。

约束管理器是Cadence系统提供的专用规则设置系统，主要有菜单栏、工

具栏、工作表选择区、工作状态报告栏四部分，在工作表中选择一个对象，然

后右击，在弹出的命令菜单中，可以进行任意操作。

工作表选择区内可以选择电气规则、物理规则、间距规则等规则设置。在

对应Net文件夹内，可以创建指定网络的对象分组，如：系统、设计、总线、

差分对、扩展网络（XNet）、网络、相对或匹配群组，也可以创建基于相关属性

的电气规则（ECSet）、物理规则（PCSet）、间距规则(SCSet)等。

约束管理器的约束对象分为引脚对、总线和匹配群组，她们相互之间存在

Allegro束缚规则设置--第1页

Allegro束缚规则设置--第2页

优先级差异，即底层对象会集成顶层对象指定约束，为底层对象指定的约束优

先高于上层继承的约束，对象层次的优先级为系统、设计、总线、差分对、扩

展网络、相对或匹配群组、引脚对。

1、电气规则设置

在约束管理器中，选择Electrical选项卡，其中可以为设计或网络来设置

时序规则、信号完整性规则、布线的电气规则（延时、差分对）等，执行

Objects/Create/ElectricalCSet命令可新建电气规则。

1、选择信号完整性仿真规则SignalIntegrity属性，其中包括电气属性、反

射属性、单调失真属性、初始串扰、仿真串扰以及同步开关噪声这六个规则设

置。

其中各项规则设置如下：

（1）电气属性设置（ElectricalProperties）包括下列内容的设置：

Frequency表示网络频率；Period表示网络周期；Dutycycle表示占空比；

Jitter表示时钟抖动值；Cycletomeasure表示仿真时测量周期；Offset

表示补偿值；BitPattern表示仿真输出的位格式。

（2）反射属性设置（Reflection）包括以下内容的设置：

Overshoot表示过冲设置；Noisemargin表示噪声的补偿裕量。

（3）失真属性（EdgeDistortions）包括以下内容设置：

EdgeSensitivity表示网络或扩展接收端的单调敏感性能；First

incident

Switch表示第一个波形的转换设置。

（4）初始串扰设置（EstimatedXtalk）包括以下内容设置：

Activewindow表示网络处于转换或产生噪声的窗口；Sensitivewindow

表示网络处于稳态和易受干扰的状态窗口；