- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种基于桶状缓冲处理结构的并行快时间维恒虚警实现方法,应用于FPGA中,方法包括:将动目标检测单元输出的由距离维、多普勒维两个维度表征的第一数据转化为由距离维、多普勒维、子多普勒维三个维度表征的第二数据;利用串并转换模块将第二数据按子多普勒维进行划分得到若干子数据组;将每一子数据组输入一CFAR检测与缓冲器;在CFAR检测与缓冲器中:构建桶状缓冲处理结构模型,基于桶状缓冲处理结构模型对输入的子数据组进行缓冲与检测处理得到检测结果;在信息综合模块中将检测结果与对应的速度维、距离维信息合
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117890874A
(43)申请公布日2024.04.16
(21)申请号202410101298.9
(22)申请日2024.01.24
(71)申请人西安电子科技大学
地址7100
文档评论(0)