- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
公开了一种用于将数据字的奇数和偶数数据比特存储在交替的子组中来降低多比特错误率的存储器阵列。该存储器阵列将第一和第二存储器组中的第一子组中的连续列中的第一多个数据字的奇数数据比特与第一和第二存储器组中的第二子组中的连续列中的第一多个数据字的偶数数据比特交替。例如,N个数据字中的每个数据字的最低比特被存储在第一子组的前N个连续列中。N个数据字中的第二比特被存储在第二子组的后N个连续列中。N个数据字的比特位置中的每个比特位置中的N个数据比特在相应的列mux集合中交错。在子组之间交替奇数和偶数比特减少
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117223058A
(43)申请公布日2023.12.12
(21)申请号202280031331.4(74)专利代理机构北京世辉律师事务所16093
文档评论(0)