EDA实验报告1组合逻辑电路的设计.docVIP

PAGE PAGE 10 学 院 电 子 系 实 验 报 告 学生姓名： 班级： 学 号： 课程：EDA技术实用教程 实验题目：组合逻辑电路的设计 实验地点： 实验目的： 1.熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 2．加深FPGA\CPLD设计的过程，并比较原理图输入和文本输入的优劣。 实验内容： 1．首先利用QuartusⅡ完成2选1多路选择器（如图S1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤。最后在实验系统上进行硬件测试，验证本项设计的功能。 图S1-1 2．将此多路选择器看成是一个元件mux21a，利用原理图输出法完成图s1-2，并将此文件放在同一目录中。 图s1-2 编译、综合、仿真本例程，并对其仿真波形作出分析说明。最后在实验系统上进行硬件测试，验证本项设计的功能。 3．七段数码管译码器（Decoder） 七段数码管译码器（Decoder）的输入为4位二进制代码，输出为7个表征七段数码管代码的状态信号。下面为一个七段数码管译码器的VHDL源代码模型： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY display IS PORT(A：IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END; ARCHITECTURE ONE OF display IS BEGIN PROCESS(A) BEGIN CASE A IS WHEN 0000=LED7S=0111111;--X3F-0 WHEN 0001=LED7S=0000110;--X06-1 WHEN 0010=LED7S=1011011;--X5B-2 WHEN 0011=LED7S=1001111;--X4F-3 WHEN 0100=LED7S=1100110;--X66-4 WHEN 0101=LED7S=1101101;--X6D-5 WHEN 0110=LED7S=1111101;--X7D-6 WHEN 0111=LED7S=0000111;--X07-7 WHEN 1000=LED7S=1111111;--X7F-8 WHEN 1001=LED7S=1101111;--X6F-9 WHEN 1010=LED7S=1110111;--X77-10 WHEN 1011=LED7S=1111100;--X7C-11 WHEN 1100=LED7S=0111001;--X39-12 WHEN 1101=LED7S=1011110;--X5E-13 WHEN 1110=LED7S=1111001;--X79-14 WHEN 1111=LED7S=1110001;--X71-15 WHEN OTHERS=NULL; END CASE; END PROCESS; END; 编译、综合、仿真本例程，并对其仿真波形作出分析说明。最后在实验系统上进行硬件测试，验证本项设计的功能。 实验过程截图： 建立文件 保存在指定文件夹 编译 仿真 对引脚的定义 使用模式0 分别是 a对应pin28 b对应pin152 s对应pin235 y对应pin174 进行下载操作 成功后 通过按键3 可以使不同的频率被选择输入到174的SPEAKER 从而发出不同的声音 创建画布 并使用上面的建立一个3选1的选择器 编译 仿真 引脚定义 a1=pin28 a2=pin152 a3=pin92 s0=pin235 s1=pin236 outy=pin174 下载到试验箱中 通过点击键34 可以选择发出三种不同的声音 译码器文件的建立 编译 仿真 下载 实验代码： library ieee; use ieee.std_logic_1164.all; entity mux21a is port(a,b,s:in std_logic; y:out std_logic); end entity mux21a; architecture one of mux21a is begin process (a,b,s) begin if s=0 then y=a; else y=b; end if; end process; end archit