2021年4月自考《计算机组成原理》模拟试题 .pdfVIP

2021 年 4 月自考《计算机组成原理》模拟试题 全国高等教育自学考试计算机组成原理模拟试题及解析 第一部分 选择题（共 15 分） 一、单项选择题（本大题共 15 小题，每小题 1 分，共 15 分。在每小题列出的四个备 选项中只有一个是符合标题问题要求的，请将其代码填写在题后的括号内。错选、多选或未 选均无分。） 1．若十进制数据为 137.625，则其二进制数为（ ）。 A 11 B101 C101 D．1011111.101 【分析】十进制数转化为二进制数时，整数部分和小数部分要用不同的方法来处理。 整数部分的转化采用除基取余法：将整数除以 2，所得余数即为 2 进制数的个位上数码，再 将商除以 2，余数为八进制十位上的数码……如此反复进行，直到商是 0 为止；对于小数的 转化，采用乘基取整法：将小数乘以2，所得积的整数部分即为二进制数十分位上的数码， 再将此积的小数部分乘以2，所得积的整数部分为二进制数百分位上的数码，如此反复…… 直到积是 0 为止。此题经转换后得八进制数为101。 【答案】B 2 ．如果 [X]补则[-X]补是（）。 A BC D 【分析】不论 X 是正数还是负数，由[X]补求[-X]补的方法是对[X]补求补，即连同符 号位一起按位取反，末位加 1。本题[-X]补就是。 【答案】D 3．一个n+1 位整数移码的数值范围是（ ） A ．-2n+1 C ．-2n≤x≤2n-1 D ．-2 n+1≤x≤2 n-1 【分析】字长为 n+1 位，符号位为 1 位，则数值位为 n 位。当表示负数时，符号位为 0 ，数值位全 0 为负数且值最小，为-2n ；当表示正数时，符号位为 1，数值位全为 1 时值最 大，为 2n-1 【答案】C 4 ．快速进位加法器的进位生成信号 g 和进位传播信号 p ，其中 g 和 p 定义为：gi=xiyi ， p=xi+yi 。第i 位加法器产生的进位 是（ ）。 A ．xi +yi B ． C ． D ．xi yi ci 【分析】在设计多位的加法器时，为了加快运算速度而采用了快速进位电路，即对加 法器的每一位都生成两个信号：进位生成信号 g 和进位传播信号 p 其中 g 和 p 定义为： gi=xiyi ，p=xi+yi 。第i 位加法器产生的进位： 。 【答案】B 5 ．原码乘法是（ ）。 A ．先取操作数绝对值相乘，符号位单独处理 B ．用原码表示操作数，然后直接相乘 C ．被乘数用原码表示，乘数取绝对值，然后相乘 D ．乘数用原码表示，被乘数取绝对值，然后相乘 【分析】原码一位乘法中，符号位与数值位是分开进行计算的。运算结果的数值部分 是乘数与被乘数数值位的乘积，符号是乘数与被乘数符号位的异或。 【答案】A 6 ．动态半导体存储器的特点是（ ） A ．在工作中存储器内容会产生变化 B ．每次读出后，需要按照原存内容重新写入一遍 C ．每隔必然时间，需要按照原存内容重新写入一遍 D ．在工作中需要动态地改变访存地址 【分析】动态半导体存储器是利用电容存储电荷的特性记录信息，由于电容会放电， 必需在电荷流失前对电容充电，即刷新。方法是每隔必然时间，按照原存内容重新写入一遍。 【答案】C 7 ．主存储器和CPU 之间增加高速缓冲存储器的目的是（ ）。 A ．解决CPU 和主存之间的速度匹配问题 B ．扩大主存储器的容量 C ．扩大CPU 中通用寄存器的数量 D ．既扩大主存容量又扩大CPU 通用寄存器数量 【分析】高速缓冲存储器是为提高存储器带宽而在主存储器速度匹配问题。 【答案】A 8．指令系统中采用不同寻址方式的目的主要是（ ）。 A ．实现存储程序和程序控制 B ．缩短指令长度，扩大寻址空间，提高编程灵活性 C ．可以直接拜候外存