数字频率特性测试仪的设计与实现——控制运算及人机接口部分的中期报告.docxVIP

数字频率特性测试仪的设计与实现——控制运算及人机接口部分的中期报告 设计思路： 本次设计的数字频率特性测试仪旨在实现对某一被测试系统的频率特性进行测试，包括振幅-频率响应曲线、相位-频率响应曲线以及群延迟-频率响应曲线等。整个测试仪由四个部分组成：控制运算、信号发生与采集、DSP处理、数据存储与显示。 在控制运算部分，本设计采用FPGA来实现。FPGA具有功耗低、嵌入式可定制化等优点，同时其逻辑门数量多，使得其在数据处理方面具有优势。本设计采用Xilinx的XC6SLX9作为FPGA芯片，控制运算主要包括以下方面： 1. 时钟模块：FPGA内部时钟生成模块，使得FPGA能够自主产生高频时钟信号以满足系统的采样率要求。 2. 控制模块：FPGA顶端设计一个控制模块，通过接收外部信号进行控制运算。包括控制DSP起始、停止信号，控制数据采样的采样率和采样点数等。 3. FIFO模块：FPGA使用方便的FIFO缓存模块，实现数据的缓存存储。采用DMA方式进行数据传输，数据传输速度快，无CPU占用。 4. 串口模块：串口模块与电脑进行通信，通过PC端的软件控制测试参数的设定，以及测试结果的保存与显示。 在人机接口部分，本设计采用C#语言编写软件界面。软件主要包含以下功能模块：波形显示、测试参数设置、测试结果的保存与显示等。软件通过串口与FPGA进行通信，实现对测试仪的控制。 实现细节： 1. FPGA与DSP直接通过启动信号实现数据传输，并通过DMA方式控制数据缓存。FPGA能够及时响应DSP发出的启动信号，并顺利完成数据传输； 2. 人机界面通过串口与FPGA进行通信。使用串口读写操作实现指令与数据的传送和接收，通过数据的序列化和反序列化进行数据格式的转换，确保数据的可靠传递； 3. FPGA设计采用时钟生成模块，产生高速时钟以满足系统的数据采样率要求。同步时钟信号，确保FPGA与DSP的同步； 4. 人机界面部分使用visual studio进行C#语言编写并实现自适应窗口大小、波形图高速重绘等功能。使得测试数据具有更好的可视化效果。 目前已经完成了FPGA的控制运算和人机界面的设计实现，下一步需要进一步开展信号发生模块的实现，并与后续的DSP处理模块进行接口协议的制定和调试工作。