数字集成电路验证方法学.pptVIP

数字集成电路验证方法学;主要内容;主要内容;验证的必要性;;主要内容;验证方法学;仿真技术;传统验证系统;层次化的验证系统;为什么要用事务级仿真？;事务级仿真;为什么选用OVM？;OVM介绍;OVM结构;SystemVerilog介绍;OOP：Object-oriented programming 对象：对象(Object)是一个现实实体的抽象，对象可被认为是一个把数据（属性）和程序（方法）封装在一起的实体，这个程序产生该对象的动作，属性反映了对象当前的状态 。 面向对象编程：主要是将我们实际生活中的对象经过抽象，将它定义成为一个类，通过类的属性和方法来模拟生活中的这个对象。这样使得程序更容易结构化、抽象起来更方便。 传统的编程结构和设计方法以过程为中心进行功能组合，代码的扩充和复用能力很差。对象是对现实世界实体的模拟，因面能更容易地理解需求，即使用户和分析者之间具有不同的教育背景和工作特点，也可很好地沟通。 ;类：定义实物的抽象特点， 包含方法和属性。 对象：类的实例。 方法：类的行为。 继承：子类包含类的特性。 ;CRT:Constraint Random Test class my_transaction extends ovm_transaction; rand int data_i; constraint c_data_i { data_i = 0; data_i 262144; } virtual function void randomize_(); data_i = $random 18h3ffff; endfunction ;SystemVerilog介绍-断言;SystemVerilog介绍-断言;SystemVerilog介绍-功能覆盖率;SystemVerilog介绍-功能覆盖率;Functional Coverage covergroup：覆盖率模型 sample()：采样函数 bins: 仓 Covergroup Covkind; coverpoint tr.kind{ //kind 为4位数据 bins zero={0}; bins hi[ ] = {[8:$]};}; endgroup;静态技术; 一般来说，要分析或检验一个电路设计的时序方面的特征有两种主要手段：动态时序仿真（Dynamic Timing Simulation）和静态时序分析（Static Timing Analysis） 1.动态时序仿真：利用仿真器和延迟文件，通过反标节点延迟信息来仿真。 优点：可直观查看波形；缺点：速度慢，看不到关键路径。 2.静态时序分析：分析每条时间路径上的延迟，来查看是否存在setup/hold违反。 优点：分析速度比较快，全面；缺点：不能查看功能是否正确。; 所谓形式验证，就是通过比较两个设计在逻辑功能是否等同的方法来验证电路的功能。 优点： 1.不依赖于测试矢量，因此能提供更完全的验证； 2.可以实现RTL-to-RTL、RTL-to-gate、gate-to-gate两者之间的验证； 3.有定位功能，可以帮助你找出两个设计之间功能不等同的原因； 4.可以使用的文件格式有VHDL、Verilog、Synopsys 的.db格式,以及EDIF网表等； 5.可以实现自动的分层验证； ;物理验证--版图级;物理验证--版图级;主要内容;;基于OVM的数字滤波器验证平台;传统的滤波器验证平台仿真结果;传统验证平台没找到BUG的原因;O