兰州大学《数字电子技术》课件-第9章数字系统设计.pptVIP

比较器 Dep B3 B1 B2 B4 E3 E1 E2 E4 七段 译码器 A-G 4乘 3选 1 A01 A31 A11 A21 A41 A51 A71 A61 A81 A91 编码器 COMPONENT kbian IS PORT(A,B,C,D, E,F,G,H,I,J :IN std_logic; T,X,Y,Z,W:OUT std_logic); END COMPONENT; COMPONENT k4mux IS PORT(A,B:IN std_logic; C,D, E,F:OUT std_logic); END COMPONENT; SIGNAL A01,A11,A21,A31,A41,A51,A61,A71,A81,A91,B1,B2,B3,B4:std_logic; SIGNAL Dep,E1,E2,E3,E4:std_logic; 比较器 Dep B3 B1 B2 B4 E3 E1 E2 E4 七段 译码器 A-G 4乘 3选 1 A01 A31 A11 A21 A41 A51 A71 A61 A81 A91 编码器 BEGIN U29:kbian PORT MAP(A01,A11,A21,A31,A41,A51,A61,A71,A81,A91, DATA_IN1,B1,B2,B3,B4); U30:kcom PORT MAP(B1,B2,B3,B4,E1,E2,E3,E4,Dep); U32:k4mux PORT MAP(CT0,CT1,E1,E2,E3,E4); U41:se7 PORT MAP(B1,B2,B3,B4,A,B,C,D,E,F,G); END fire_d_arc; ENTITY kbian IS END kbian; B3 B1 B2 B4 编码器 DATA_IN A01 A11 A41 A51 A71 A61 A81 A91 A31 A21 二、次级电路分析与VHDL实现 1.受控部分电路设计 （1）编码电路 编码电路是10线至4线的BCD编码器，又因前级消抖电路输出为高电平，所以A01～A91进入编码器为高电平。 输出B4为MSB，B1为LSB。DATA_IN1为当按下按键时，为高电平。 PORT(A,B,C,D,E,F,G,H,I,J:IN std_logic; T,X,Y,Z,W:OUT std_logic); 第三节 数字密码引爆器系统设计 第九章 数字系统设计 数字系统设计概述 ASM图、MDS图以及 ASM图至MDS图的转换 数字密码引爆器系统设计 数字系统设计实例 小结 兰州大学《数字电子技术》 一、数字系统基本组成 第一节 数字系统设计概述 控制器 电路 受控 电路 应答信号 控制信号 输入 输出 接口 数据输出 存 储 器 数据输入 注：规模庞大并不意味是一个系统，如存储器，只是一个功能部件。也许 由几片MSI构成的电路，包括控制器和受控器就是数字系统。 二、传统数字系统设计方法 试凑法：由真值表、卡诺图、布尔方程、 状态表和状态图描述电路的功能。 小规模 规模较大 试凑法： 凭借设计者的经验 试凑法：不合适 寻找更合适的设计方法 可以 第一节 数字系统设计概述 三、现代数字系统设计方法 从上至下（from top to down)： 优点： 第一节 数字系统设计概述 设计者从整个系统逻辑出发，进行最上层的系统设计，而后按一定的原则将全局系统分成若干子系统，逐级向下，再将每个子系统分为若干个功能模块、子模块、基本模块。 适合大规模数字系统设计，使得设计步骤之间相互联系越来越紧密、协调，以求数字系统获得良好的性能和正确的结果。 B C A 上层模块A 分解 分解 E 下层模块 C B 中间层次模块 E C 上 下 D B D =1 =1 =1 =1 四、现代数字系统设计流程 计算机辅助分析与设计（CAD） 早期电子设计自动化（EDA） 近期EDA工具 从上层系统级开始，对电路功能描述，从上至下地跨越各个层次完成整个设计。 第一节 数字系统设计概述 设计者 系统划分 芯片 功能验证 逻辑验证 近几年来，划分、综合、验证都由EDA完成。EDA软件还在优化、发展，使从上至下的设计方法得到广泛的应用。 概念设计 系统设计和描述 子系统功能描述 综合 逻辑描述 系统验证 第二节 ASM图、MDS图 以及ASM图至MDS图的转换 一、ASM图 ASM(Algorithmic State Machine)算法流程图，建立ASM图是