数字电子技术第五章时序逻辑电路.pptVIP

数字电子技术第五章时序逻辑电路;概 述;二、时序电路逻辑功能表示方法;三、时序逻辑电路分类;5.1 时序电路的基本分析和设计方法;二、 分析举例;功能：该电路能对CP 脉冲 进行六进制计数，并在Y 端 输出上升沿作为进位输出信 号。故为六进制计数器;　　圆圈内表示 Q2 Q1 Q0 的状态；箭头表示电路状态转换的方向；箭头上方的“ x / y ”中，x 表示转换所需的输入变量取值，y 表示现态下的输出值。本例中没有输入变量，故 x 处空白。;方法2 利用卡诺图求状态图;画时序图;5.1.2 时序电路的基本设计方法;2. 设计举例;选用 JK 触发器;;状态分配、状态编码、状态图;驱 动 方 程;5.2 计数器 (Counter);三、 计数器的分类;5.2.2 二进制计数器;一、二进制同步计数器;;J0= K0 =1;(5) n 位二进制同步加法计数器级联规律：;B = Q2n Q1n Q0n;3. 3 位二进制同步可逆计数器;(2) 双时钟输入二进制同步可逆计数器;4. 集成二进制同步计数器;74161的状态表;(2) 集成 4 位二进制同步可逆计数器;;二、二进制异步计数器;;2. 二进制异步减法计数器;;二-八-十六进制计数器的实现;5.2.3 十进制计数器;Q1nQ0n;2. 十进制同步减法计数器;4. 集成十进制同步计数器;(2) 集成十进制同步可逆计数器;2) 74192 (双时钟，引脚与74193相同);;;一、利用同步清零或置数端获得 N 进制计数;二、利用异步清零或置数端获得 N 进制计数;三、 计数容量的扩展;2. 利用级联获得大容量 N 进制计数器;;;1. 同步 清零(或置数)端计数终值为 SN–1 异步 清零(或置数)端计数终值为 SN;5.3 寄存器和读/写存储器 (Register and Random Access Memory);二、 分类;5.3.2 基本寄存器;二 、双 4 位锁存器 (74116);三、 4 ? 4 寄存器阵列 (74170、74LS170);; 5.3.3 移位寄存器;左移寄存器;二、双向移位寄存器(自学);;5.3.4 移位寄存器型计数器;一、环形计数器;3. 能自启动的环型计数器;二、扭环形计数器;第五章 小 结;三、时序电路的基本分析方法;五、计数器;六、中规模集成计数器;七、其它时序逻辑电路数字电子技术第五章时序逻辑电路;概 述;二、时序电路逻辑功能表示方法;三、时序逻辑电路分类;5.1 时序电路的基本分析和设计方法;二、 分析举例;功能：该电路能对CP 脉冲 进行六进制计数，并在Y 端 输出上升沿作为进位输出信 号。故为六进制计数器;　　圆圈内表示 Q2 Q1 Q0 的状态；箭头表示电路状态转换的方向；箭头上方的“ x / y ”中，x 表示转换所需的输入变量取值，y 表示现态下的输出值。本例中没有输入变量，故 x 处空白。;方法2 利用卡诺图求状态图;画时序图;5.1.2 时序电路的基本设计方法;2. 设计举例;选用 JK 触发器;;状态分配、状态编码、状态图;驱 动 方 程;5.2 计数器 (Counter);三、 计数器的分类;5.2.2 二进制计数器;一、二进制同步计数器;;J0= K0 =1;(5) n 位二进制同步加法计数器级联规律：;B = Q2n Q1n Q0n;3. 3 位二进制同步可逆计数器;(2) 双时钟输入二进制同步可逆计数器;4. 集成二进制同步计数器;74161的状态表;(2) 集成 4 位二进制同步可逆计数器;;二、二进制异步计数器;;2. 二进制异步减法计数器;;二-八-十六进制计数器的实现;5.2.3 十进制计数器;Q1nQ0n;2. 十进制同步减法计数器;4. 集成十进制同步计数器;(2) 集成十进制同步可逆计数器;2) 74192 (双时钟，引脚与74193相同);;;一、利用同步清零或置数端获得 N 进制计数;二、利用异步清零或置数端获得 N 进制计数;三、 计数容量的扩展;2. 利用级联获得大容量 N 进制计数器;;;1. 同步 清零(或置数)端计数终值为 SN–1 异步 清零(或置数)端计数终值为 SN;5.3 寄存器和读/写存储器 (Register and Random Access Memory);二、 分类;5.3.2 基本寄存器;二 、双 4 位锁存器 (74116);三、 4 ? 4 寄存器阵列 (74170、74LS170);; 5.3.3 移位寄存器;左移寄存器;二、双向移位寄存器(自学);;5.3.4 移位寄存器型计数器;一、环形计数器;3. 能自启动的环型计数器;二、扭环形计数器;第五章 小 结;三、时序电